概要
インテル® Quartus® Prime 開発ソフトウェアは、インテル® FPGA、SoC および CPLD を設計するための開発ツールです。
デザインエントリーから 論理検証、論理合成、配置配線、タイミング検証、消費電力解析、ピン配置、そしてデバイスまで
の開発フローに必要な機能を備えています。
インテル® Quartus® Prime の 3 つのエディション
インテル® Quartus® Prime 開発ソフトウェアはライト、スタンダード、プロの 3つのエディションが用意されています。
各エディションは、使用できるデバイスとオプション機能に違いがあります。
ライセンス比較表(18.1)
●:サポート、▲:オプション(別途費用が必要)
主な機能 |
ライト |
スタンダード |
プロ
エディション (有償) *1 *1:プロエディションのライセンスでスタンダードエディション |
|
デバイス・サポート *2*2: バージョンによってサポートするデバイスが異なります。
詳細は表の下 “注:” を参照 |
低コスト FPGA/CPLD (Cyclone® 10 LP、MAX® 10 など) |
● |
● |
|
FPGA/CPLD 全般 (Cyclone®、MAX®、Arria®、Stratix® シリーズなど) |
● |
|||
最新ハイエンドFPGA(インテル®Cyclone®10 GX、Arria®10、Stratix®10 など)
インテル®Arria®10 は スタンダードとプロエディションの両方で使用可能 |
● |
● *3
*3: インテル® Cyclone® 10 GX は プロエディション を使いますが、 |
||
デザイン・エントリー/ プランニング |
● |
● |
||
▲ |
● |
● |
||
● |
● |
|||
● |
||||
デザイン・パーティション・プランナー デザインの分割を最適化し、フィッティングの効率を向上
|
● |
● |
||
● |
● |
● |
||
● |
||||
論理シミュレーション |
● |
● |
● |
|
▲ |
▲ |
▲ |
||
論理合成 |
論理合成HDL をネットリストに変換
|
● |
● |
● |
配置・配線 |
フィッターネットリストをターゲットとする FPGA/CPLD にマッピング
|
● |
● |
● |
ロジックロック・リージョン 特定ブロックの配置配線情報を固定し、再コンパイル後の性能を確保
|
● |
● |
||
● |
||||
● |
||||
● |
● |
|||
● *4
*4: インテル® Arria® 10、Stratix® V、Arria ® V |
● |
|||
デザインフロー |
パーシャル・リコンフィグレーション FPGAが動作中に、動作していない回路部分だけを再コンフィグレーション
|
● *5
*5: Cyclone® V および Stratix® V のみに使用可能 |
● |
|
● *6
*6: Stratix® V、Arria® V、および Cyclone® V に使用可能 |
● |
|||
● |
||||
タイミング および パワー検証 |
タイミング・アナライザー(旧:TimeQuest)業界標準のSDCを使う静的タイミング解析
|
● |
● |
● |
● |
● |
● |
||
● |
● |
● |
||
インシステム・デバッグ |
シグナルタップ(旧:SignalTap II)実機で動作中のFPGA内部信号を外部ピンを使わずに波形表示
|
● |
● |
● |
トランシーバー・ツールキット 高速シリアル・リンクのジッタノイズ、アイ・ダイアグラムを高速に解析
|
● |
● |
||
● |
● |
|||
OS サポート | Windows/Linux (64 ビット) |
● |
● |
● |
追加ソフトウェア |
● |
● |
● |
|
● |
● |
● |
||
DSP Builder for インテル® FPGAMathWorks Simulink ツールを使用して、デジタル信号処理のHDLを生成
(他に、"DSP Builder for インテル FPGA"、"MathWorks®、 MATLAB/Simulink®"、"MathWorks®Fixed-Point Designer"が必要)
|
● *4
*4: インテル® Arria® 10、Stratix® V、Arria® V および Cyclone® V に使用可能 |
● *4
*4: インテル® Arria 10、Stratix® V、Arria® V および Cyclone® V に使用可能 |
● *4
*4: インテル® Arria® 10、Stratix® V、Arria® V および Cyclone® V に使用可能 |
|
▲ |
▲ |
▲ |
||
インテル SoC FPGA エンベデッド開発スイート
(SoC EDS)SoC FPGA のソフトウェア開発パッケージ (スタンダード・エディション、プロ・エディションともに、無償版と有償版をご用意) |
● |
● |
● |
|
費用 |
無償 |
有償 |
有償 |
|
ダウンロード |
注:
*1:プロエディションのライセンスでスタンダードエディションもご利用できますが、ソフトウェアのインストールは別々に必要です。
*2: バージョンによってサポートするデバイスが異なります。
・ Quartusのバージョンとサポートデバイスの対応表は こちら
*3: インテル® Cyclone® 10 GX は Pro を使いますが、ライセンスなしで使用可能です。
*4: インテル® Arria® 10、Stratix® V、Arria® V および Cyclone® V に使用可能です。
*5: インテル® Cyclon® V および Stratix® V のみに使用可能です。
*6: インテル® Stratix® V、Arria® V、および Cyclone® V に使用可能です。
関連情報
クラウドサービス
各ツールはPC上で動作しますが、クラウドサービスのご利用も可能です。
ツールやライブラリのインストールやセットアップが不要で、必要な時に必要なスペックのマシンを利用できます。
マクニカ の技術情報サイト
Quartus® Primeで分からないことがありましたら、まず マクニカ の技術情報サイトをご参照ください。
よく質問される事や初心者用の情報をメインにご紹介しています。
ユーザーガイド
インテル® の最新スタートガイド、インストール関係、ハンドブックなどはこちらをご参照ください。
マクニカ の技術情報サイトで解決しない場合はこちらをご参照ください。
ワークショップ
Quartus® Prime の使い方を習得するためのワークショップは講師による無償トライアルと有償トレーニング、
無償のオンライン・トレーニングがございます。
コース名 | 費用 | 概要 |
Quartus® Prime 入門編 トライアル |
無償 | Quartus® Prime を触ってみたい!試してみたい!概要を知りたい! そのような方のためのトライアル(入門)コースです。 全体フローからポイントとなる操作をピックアップして、簡単な演習を実施しながら解説していきます。 |
インテル® FPGA テクニカル・トレーニング |
有償 | インテル® 公認の講師とテキストによるワークショップです。 用途に応じた各種コースをご用意しています。 |
オンライン・トレーニング | 無償 | 各種トレーニングを いつでもどこでも受講いただけるインテル® のオンライン・トレーニングです |
アプリケーションノート
Quartus® Prime に関係する最新の技術情報はこちらをご参照ください。
ライセンス関係
Quartus® Prime のライセンス情報はこちらをご参照ください。