Quartus II を触ってみたい！試してみたい！概要を知りたい！そんなユーザ様向けのトライアル（入門）コースです。全体フローからポイントとなる操作をピックアップして、簡単な演習を実施しながら解説していきます。
アルテラ・テクニカル・トレーニング「Quartus II 基礎編」やアルティマ・ワークショップ「FPGA 設計入門編」の予習としてご活用ください。

これからNios II CPUの導入をご検討されている方を対象としたNios II の基礎を学習していただくためのセミナです。Nios II の特徴、利点を説明し、基本となる設計手法を評価ボード並びに統合開発環境をご使用いただき、具体的に学習していただきます。

Verilog HDL/VHDL 入門編 トライアルでは、FPGA/CPLD を設計するためのハードウェア言語の基礎を習得していただけます。

これからアルテラの FPGA を導入する方、導入を検討している方を対象とした学習コースです。

アルティマの専門講師が貴社のご希望日にご希望の場所で、ご希望のコースのワークショップを特別開催させていただくサービスです。

 このような方にオススメです！

     ワークショップ開催日に予定が合わずに参加出来ない

     会場まで遠すぎる、出張費を節約したい

　　 大人数で一度に受講したい、社内研修として利用したい、新入社員教育の工数を減らしたい

     社員のレベルに合った講義を受けたい
 

FPGA を設計していく上での各工程のノウハウを学習していただけるコースです。
★オススメポイント★
アルティマ開発の Cyclone^®III Base Board を使用しているため、クラスで使用した基板と同じものをご購入いただけます！！受講後も演習時と同じ環境で練習できるため、理解度が上がります！詳細は以下のおすすめ関連製品の欄をご覧下さい。(ご購入は必須ではございません。)

Verilog HDL の基礎や階層設計など Verilog HDL を用いたトップダウン設計手法を習得して頂けます。

※新横浜、新大阪会場のみ開催中です。

VHDL を用いた回路記述の基礎を習得して頂けます。

トランシーバ内蔵の低コスト、低消費電力、多機能性の“かつてない組み合わせ”を実現した アルテラ社 Cyclone IV デバイスの各特徴をご紹介します。また、実際にアルテラ社の開発ツールを用い、Hard IP を使用した演習を体験していただけます。Cyclone IV の電源選定時の注意点等もご紹介します。(新横浜会場のみ実施）

  FPGA の集積規模の大規模化そして機能の複雑化により、FPGA の設計スタイルが ASIC に近づいています。そのため、ASIC と FPGA の間にある設計手法の垣根がかなり低くなっているように思います。

  このような状況の中で、当社におきましては、ハードウェア設計の教育プログラムにおいて定評のあるエッチ・ディー・ラボ社と提携し、従来では ASIC ユーザ様向けに行っていた ESA Basic 試験を人数限定・お試し価格でご提供させていただけることとなりました。ESA Basic は株式会社半導体理工学研究センター発行の「RTL 設計スタイルガイド」の内容から60問が出題されるマークシート形式の試験です。従来は試験のみを実施し、得点をご案内する試験形式のプログラム内容でしたが、今回は特別に試験終了後、主な問題の解答に関して解説を行う講座をセットにてご提供いたします。

  試験だけではなく、試験後に講義を受けることで、自らの設計力の確認＋設計力の UP を測れるプログラムとなっております。
   

主催：株式会社アルティマ
共催：株式会社エッチ・ディー・ラボ

※株式会社エッチ・ディー・ラボから直接ご連絡させていただくことがございます。詳しくは株式会社エッチ・ディー・ラボ　プライバシーポリシー　をご確認下さい。

FPGA （Cyclone® III） と USB 3.0 用 PHY チップを使って実現した USB 3.0 I/F について、ベンチマーク測定の実演等を交え開発事例を紹介！また、FPGA を使って USB 3.0 インタフェースを実現する上でネックとなる 5Gbps や PIPE III のラインの基板上での対処法、コンプライアンス・テストの測定法についても解説します

主催：株式会社アルティマ

共催：インベンチュア株式会社 / NEC エンジニアリング株式会社 / ガイロジック株式会社 / 日本テクトロニクス株式会社 / メンター・グラフィックス・ジャパン株式会社

※インベンチュア社、NECエンジニアリング社、日本テクトロニクス社、ガイロジック社から直接ご連絡させて頂くことがございます。詳しくは各社プライバシーポリシーをご覧下さい。

FPGA の機能が複雑化し、回路規模がますます増大する中で、検証工程に要する工数は全開発工数における約7割を占めるとも言われます。
検証環境を整え、いかに効率よく検証するかは、設計生産性の向上及び設計コスト削減の意味でも重要なポイントです。本コースでは ModelSim DE を使用して、アサーション・ベース検証やコードカバレッジといった最適な検証手法をご紹介致します。

FPGA/CPLD 設計開発用ソフトウェアツール Quartus II を初めてお使いの方で、HDL による設計をされる方のためのコース。

このクラスでは、アルテラ FPGA を使用して外部メモリ・インターフェースを実装する方法を学習します。デザインフロー、オプション、設計時に直面する課題についての理解を助けるために、講義と実践的な演習の組み合わせになっています。ダブル・データレートのインターフェースが最も広く使われていますので、このクラスでは DDR 、DDR2、DDR3 を扱います。
 

FPGA/CPLD 設計開発用ソフトウェアツール Quartus II の使用経験者で、HDL による設計をされる方のためのコース。目的に合わせてQuartus II デザインの最適化、検証、タイミング解析のコツなど3コースからお選びいただけます。3コースパックはお得なサービス価格となっております！応用編では一番人気のコースです。

FPGA におけるデジタル信号処理システムの設計手法をご紹介いたします。特にスケーラ、カラースペースコンバータ等の画像処理 IP が1パッケージになったアルテラ社の画像処理スイートのご紹介及び画像処理アプリケーションの設計手法を、複数のハンズ・オン、デモを交えて詳細にご解説いたします。
  

主催：株式会社アルティマ / 株式会社エルセナ
共催：日本アルテラ株式会社 / 富士ソフト株式会社 / 株式会社マクニカ
※富士ソフト株式会社から直接ご連絡させていただくことがございます。詳しくは富士ソフト株式会社　プライバシーポリシーをご覧下さい。

当社のワークショップ講師をご紹介いたします。新横浜会場でのワークショップはもちろん、オンサイトワークショップでは皆様の会社におうかがいいたします。

シグナル・インテグリティの問題が叫ばれるようになって久しいですが、FPGA を含む LSI の高速化・機器の小型化により、SI だけでなく熱問題も基板設計者・回路設計者にとって、深刻な問題となりつつあります。

問題を設計段階の上流で発見できれば、修正は"より簡単に""より低コストに"実現することができます。

本セミナでは、基板設計者様・回路設計者様にご活用頂けるSI解析・熱解析の手法についてご紹介いたします。

このコースではアルテラ FPGA 用の設計にソフトコアのエンベデッド・プロセッサを使用することで、設計が簡単に行えることを学習頂けます。

これから FPGA/CPLD を導入する方を対象とした FPGA/CPLD の基礎を学習していただくためのセミナです。FPGA の特徴、利点を説明するだけでなく、基本となる設計手法を評価ボード並びに統合開発環境を実際にご使用いただき、設計開発を体験していただきます。
3月から新コースにリニューアルいたします。詳細は1月中旬公開予定。

トランシーバ・ポートフォリオ・セミナでは、アルテラの最新トランシーバ内蔵製品が提供する高速シリアル伝送技術にフォーカスし、ボード設計、およびシステム・ソリューションについて、プレゼンテーションと実機デモを交えて詳細な解説を致します。

高速シリアル・テクノロジ・セミナでは、アルテラ社のCyclone® IV GX 及び Arria® II GX のトランシーバ内蔵製品が提供する3Gbps 帯の高速シリアル伝送技術にフォーカスし、ボード設計、およびシステム・ソリューションについて、プレゼンテーションと実機デモを交えて詳細な解説を致します。

本セミナを受講いただくことにより、アルテラ社FPGA で高速シリアル・インタフェースを設計する際に必要となる、IP の利用方法、ボード設計ガイドライン、電源及びパスコンの選定等、3Gpbs 帯のプロトコルをご使用頂く上で必要な内容を包括的に学習いただくことができます。

次世代リアルタイムOSである「TOPPERS/FMPカーネル」を実装した、Nios IIマルチプロセッサシステムを、実機デモを用いてご紹介いたします。また本セミナでは、簡単にマルチプロセッサシステムを実現するための演習も用意しておりますので、実際にご設計いただく上でイメージがつきやすいものとなっております。更に、マルチプロセッサ システムに必要なデバック環境もご紹介いたしますので設計からデバックまでに必要となる情報が全て入手できるセミナです。
※このセミナは株式会社アルティマ/富士ソフト株式会社/日本ローターバッハ株式会社の3社共催となっております。

リアルタイムOSで最も人気の高いNORTiと、アルテラ Nios II プロセッサコアを用いたイーサネットの実現手法をご紹介するセミナです。実現手法としてはCyclone III FPGAにトリプルスピードイーサネットMAC IPを搭載して実現する構成と、Cyclone III FPGAの外にMAC/PHYを使用した構成の2種類がございます。それぞれの実現方法をデモを交えてご紹介いたします。

共催：東京エレクトロニツクシステムズ株式会社、東電ユークエスト株式会社
 

Nios II 統合開発環境(IDE)を用い、 Nios II 32 ビット・マイクロプロセッサ用ソフトウェアの開発およびデバッグ手法を学習していただきます。