FPGA/CPLD ホーム セミナ・ワークショップ 特別開催 DDR4の解析/実測のトレンドと、プリント基板検図/設計環境セミナー

DDR4の解析/実測のトレンドと、プリント基板検図/設計環境セミナー

概要

プリント基板の開発は複雑で、複数のエンジニアが協調して作業を進める必要がありますが、目視や手作業といった時間を要する工程も多く取り残され、生産性向上のネックになっています。

本セミナーでは、多くのエンジニアが関心を持っているプリント基板開発の生産性向上をテーマに、コストパフォーマンスに優れたPADSを例に取り上げ、プリント基板開発環境の効率化についてご提案いたします。また、RITAエレクトロニクス株式会社様によるプリント基板の検図対策の事例発表は是非ともお聞きいただきたいセッションの1つです。

是非この機会をご活用ください。皆様のご参加をお待ち申し上げております。


イベント情報

 大阪開催

開催日:

2018/7/6(金)

開催時間:

13:00〜17:30(受付開始12:30)

会場:

SORA新大阪21 20階 会議室2
大阪府大阪市淀川区西宮原2丁目1番3号
(メンター・グラフィックス・ジャパン株式会社大阪支店と同ビル)
案内図

 東京開催

開催日:

2018/7/13(金)

開催時間:

13:00〜17:30(受付開始12:30)

会場:

メンター・グラフィックス・ジャパン株式会社
セミナールーム
東京都品川区北品川4-7-35 御殿山トラストタワー 20F
案内図


<注意>定員になり次第申込みは締切らせていただきます。また、対象以外の方、ツールベンダおよび
            その代理店の方のご参加はお断りさせていただく場合がございます。あらかじめご了承ください。


主催

メンター・グラフィックス・ジャパン株式会社

対象者

    回路設計者

    基板設計者

    PADSのユーザ様


受講料

  無料! (事前登録制)


プログラム

12:30 -

受付開始

13:00 -
14:00

プリント基板の目視検図を自動化して、時間短縮と品質向上を目指す

14:00 -
15:30

HyperLynxDRCを用いたプリント基板の検図事例とDDR4解析/実測の最新動向
RITAエレクトロニクス株式会社
iNARTE認定EMCエンジニア 本木 浩之 様

15:30 -
15:50

休憩(デモコーナーあり)

15:50 -
17:00

生産性向上を目指すプリント基板開発フローのご紹介
(PADS最新情報を含む)

17:00 -
17:30

Q&A


※講演タイトルをクリックすると、概要が表示されます。
※プログラムの内容は一部変更になる場合もございますのでご了承ください。


申し込み方法

 下の「お申し込みはこちら」のボタンをクリックして、必要事項をご記入ください。

 お申込み終了後、ご記入いただいたEmailアドレスまで受講票を送信します。
   セミナー開催当日は、プリントアウトした受講票とお名刺2枚をお持ちください。


ご注意

 先着にて定員になり次第、お申込みを締め切らせていただきます。

 弊社が競合、異業種と判断した企業およびその代理店の方、法人格を持たない個人の方、対象外と判断した方については、
     セミナーへの登録、参加、セミナー会場への立入りをお断りする場合がございます。あらかじめご了承ください。

 ご所属企業の連絡先でご登録ください。
   (フリーメールアドレス、携帯電話アドレスでの登録は受け付けておりません)

 お申込みのキャンセルはこちらからお願いします。

セミナー内容に関するお問い合わせ先:

メンター・グラフィックス・ジャパン株式会社
マーケティング部
E-mail: mgj_seminar@mentor.com
TEL: 03-5488-3035