Quartus II を触ってみたい！試してみたい！概要を知りたい！そんなユーザ様向けのトライアル（入門）コースです。全体フローからポイントとなる操作をピックアップして、簡単な演習を実施しながら解説していきます。
アルテラ・テクニカル・トレーニング「Quartus II 基礎編」やアルティマ・ワークショップ「FPGA 設計入門編」の予習としてご活用ください。

これからアルテラの FPGA を導入する方、導入を検討している方を対象とした学習コースです。

アルティマの専門講師が貴社のご希望日にご希望の場所で、ご希望のコースのワークショップを特別開催させていただくサービスです。

 このような方にオススメです！

     ワークショップ開催日に予定が合わずに参加出来ない

     会場まで遠すぎる、出張費を節約したい

　　 大人数で一度に受講したい、社内研修として利用したい、新入社員教育の工数を減らしたい

     社員のレベルに合った講義を受けたい
 

FPGA を設計していく上での各工程のノウハウを学習していただけるコースです。
★オススメポイント★
アルティマ開発の Cyclone^®III Base Board を使用しているため、クラスで使用した基板と同じものをご購入いただけます！！受講後も演習時と同じ環境で練習できるため、理解度が上がります！詳細は以下のおすすめ関連製品の欄をご覧下さい。(ご購入は必須ではございません。)

Verilog HDL の基礎や階層設計など Verilog HDL を用いたトップダウン設計手法を習得して頂けます。

※新横浜、新大阪会場のみ開催中です。

VHDL を用いた回路記述の基礎を習得して頂けます。

FPGA （Cyclone® III） と USB 3.0 用 PHY チップを使って実現した USB 3.0 I/F について、ベンチマーク測定の実演等を交え開発事例を紹介！また、FPGA を使って USB 3.0 インタフェースを実現する上でネックとなる 5Gbps や PIPE III のラインの基板上での対処法、コンプライアンス・テストの測定法についても解説します

主催：株式会社アルティマ

共催：インベンチュア株式会社 / NEC エンジニアリング株式会社 / ガイロジック株式会社 / 日本テクトロニクス株式会社 / メンター・グラフィックス・ジャパン株式会社

※インベンチュア社、NECエンジニアリング社、日本テクトロニクス社、ガイロジック社から直接ご連絡させて頂くことがございます。詳しくは各社プライバシーポリシーをご覧下さい。

FPGA の機能が複雑化し、回路規模がますます増大する中で、検証工程に要する工数は全開発工数における約7割を占めるとも言われます。
検証環境を整え、いかに効率よく検証するかは、設計生産性の向上及び設計コスト削減の意味でも重要なポイントです。本コースでは ModelSim DE を使用して、アサーション・ベース検証やコードカバレッジといった最適な検証手法をご紹介致します。

FPGA/CPLD 設計開発用ソフトウェアツール Quartus II を初めてお使いの方で、HDL による設計をされる方のためのコース。

このクラスでは、アルテラ FPGA を使用して外部メモリ・インターフェースを実装する方法を学習します。デザインフロー、オプション、設計時に直面する課題についての理解を助けるために、講義と実践的な演習の組み合わせになっています。ダブル・データレートのインターフェースが最も広く使われていますので、このクラスでは DDR 、DDR2、DDR3 を扱います。
 

FPGA/CPLD 設計開発用ソフトウェアツール Quartus II の使用経験者で、HDL による設計をされる方のためのコース。目的に合わせてQuartus II デザインの最適化、検証、タイミング解析のコツなど3コースからお選びいただけます。3コースパックはお得なサービス価格となっております！応用編では一番人気のコースです。

FPGA におけるデジタル信号処理システムの設計手法をご紹介いたします。特にスケーラ、カラースペースコンバータ等の画像処理 IP が1パッケージになったアルテラ社の画像処理スイートのご紹介及び画像処理アプリケーションの設計手法を、複数のハンズ・オン、デモを交えて詳細にご解説いたします。
  

主催：株式会社アルティマ / 株式会社エルセナ
共催：日本アルテラ株式会社 / 富士ソフト株式会社 / 株式会社マクニカ
※富士ソフト株式会社から直接ご連絡させていただくことがございます。詳しくは富士ソフト株式会社　プライバシーポリシーをご覧下さい。

シグナル・インテグリティの問題が叫ばれるようになって久しいですが、FPGA を含む LSI の高速化・機器の小型化により、SI だけでなく熱問題も基板設計者・回路設計者にとって、深刻な問題となりつつあります。

問題を設計段階の上流で発見できれば、修正は"より簡単に""より低コストに"実現することができます。

本セミナでは、基板設計者様・回路設計者様にご活用頂けるSI解析・熱解析の手法についてご紹介いたします。

このコースではアルテラ FPGA 用の設計にソフトコアのエンベデッド・プロセッサを使用することで、設計が簡単に行えることを学習頂けます。

これから FPGA/CPLD を導入する方を対象とした FPGA/CPLD の基礎を学習していただくためのセミナです。FPGA の特徴、利点を説明するだけでなく、基本となる設計手法を評価ボード並びに統合開発環境を実際にご使用いただき、設計開発を体験していただきます。
3月から新コースにリニューアルいたします。詳細は1月中旬公開予定。

次世代リアルタイムOSである「TOPPERS/FMPカーネル」を実装した、Nios IIマルチプロセッサシステムを、実機デモを用いてご紹介いたします。また本セミナでは、簡単にマルチプロセッサシステムを実現するための演習も用意しておりますので、実際にご設計いただく上でイメージがつきやすいものとなっております。更に、マルチプロセッサ システムに必要なデバック環境もご紹介いたしますので設計からデバックまでに必要となる情報が全て入手できるセミナです。
※このセミナは株式会社アルティマ/富士ソフト株式会社/日本ローターバッハ株式会社の3社共催となっております。

Nios II 統合開発環境(IDE)を用い、 Nios II 32 ビット・マイクロプロセッサ用ソフトウェアの開発およびデバッグ手法を学習していただきます。