FPGA/CPLD ホーム セミナ・ワークショップ インストラクタ・トレーニング インテル® FPGA テクニカル・トレーニング

インテル® FPGA テクニカル・トレーニング

インテル FPGA テクニカル・トレーニングでは、会場で直接インストラクターの講義を受け、開発ツールを使っての実習やボードを使用しての実動作検証等を通じて学んでいきます。
全トレーニング新日程オープンいたしました!


Quartus® Prime パーフェクト・コース I

インテル® Quartus® Prime 開発ソフトウェア (旧 Altera® ) を使用して インテル® FPGA (旧 Altera® ) や CPLD の設計方法を学習します。

開催時間 : 9:30 - 17:30



Quartus® Prime パーフェクト・コース II : タイミング解析

Quartus® Prime の TimeQuest タイミング・アナライザを使用して、デザインにタイミング制約を設定し、タイミング解析を行う方法を学習します。

開催時間 : 9:30 - 17:30



組込みシステム: Nios® II & Qsys 基礎編

インテル® FPGA にソフトコアのエンベデッド・プロセッサ「Nios® II」を実装し、検証する方法を学習します。

開催時間 : 9:30 - 17:30



ARM* ベース SoC ハードウエア開発

Qsys システム設計を使って、ARM® Cortex-A9 のハード・プロセッサ・システム (HPS) とインテル® SoC (旧アルテラ )の実装方法について学習します。

開催時間 : 9:30 - 17:30



ARM* ベース SoC ソフトウエア開発

インテル® SoC に搭載される ARM® Cortex-A9 ハード・プロセッサ・システム (HPS) を利用したソフトウェアの立ち上げおよびソフトウェア開発について学習します。

開催時間 : 9:30 - 17:30



インテル® FPGA 向け OpenCL* : 入門編

並列コンピューティングの概要を紹介し、OpenCL 規格や、カーネル C コードをホストとのやり取りを行うハードウェアに自動的に変換する、アルテラの開発フローの構造を学習します。

開催時間 : 9:30 - 17:30



インテル® FPGA 向け OpenCL* : 最適化編

FPGA 上に 高性能な OpenCL ソリューションを実装するために必要な最適化手法について説明します。
インテル® FPGA SDK for OpenCL で提供されているさまざまなデバッグおよび解析ツールを使用して、OpenCL カーネルのパフォーマンスを向上させます。

開催時間 : 9:30 - 17:30