FPGA/CPLD ホーム 製品・サービス ソフトウェア Quartus Prime Quartus Prime 開発ソフトウェア

Quartus Prime 開発ソフトウェア

概要

Quartus® Prime 開発ソフトウェアは、インテル® (旧アルテラ) FPGA、SoC、および CPLD の設計に必要なすべての機能を備えています。
Quartus II 開発ソフトウェア上に構築され、Arria® 10 と将来デバイス向けに最適化された Spectra-Q™ エンジンを搭載しています。
これにより FPGA デザインの生産性を飛躍的に向上させることが可能となりました。
ユーザーインタフェースは Quartus II と同様であり、使いやすさは変わらず、さらに高性能に進化しました。


3 つのエディション

機能

Spectra-Q エンジンの詳細(別ページ)

  <Quartus Prime ユーザーインタフェース>


3 つのエディション

Quartus Prime 開発ソフトウェアは、デザイン要件に基づいて以下 3 つのエディションが用意されています。

エディション

サポートしているデバイス

費用

ライト・エディション Cyclone® シリーズ、MAX® シリーズ、Arria II 

無償

スタンダード・エディション Cyclone シリーズ、MAX シリーズ、Arria シリーズ、Stratix® シリーズ

有償

プロ・エディション Arria 10、次世代 FPGA、SoC

有償

※ Arria II FPGA - EP2AGX45 デバイスのみサポート



機能

Design Entry および論理合成

IO デザイン

最適化

検証

シミュレーション



ライセンス比較表

主な機能

ライト
エディション
(無償)

スタンダード
エディション
(有償)

プロ
エディション
(有償)

デバイス・サポート Cyclone、MAX および
Arria II デバイス・サポート

    ● (1)

Arria および Stratix デバイス・サポート

Arria 10 デバイス・サポート

デザイン・エントリー マルチプロセッサのサポート

IP Base Suite

有償オプション

Qsys

Rapid Recompile

   ● (2)

BluePrint Platform Designer

機能シミュレーション ModelSim®-Altera Starter Edition ソフトウェア

ModelSim-Altera Edition ソフトウェア

    ● (3)

    ● (3)

    ● (3)

論理合成 Spectra-Q™ Synthesis

配置・配線

フィッタ (配置配線)

Spectra-Q Hybrid Placer

    ● (4)

Spectra-Q Router

    ● (4)

タイミング および
パワー検証
TimeQuest スタティック・タイミング解析

PowerPlay Power Analyzer (消費電力解析)

インシステム・デバッグ SignalTap™ II ロジック・アナライザ

    ● (5)

Transceiver toolkit

JNEye リンク解析ツール

OS サポート Windows/Linux (64 ビット) サポート

価格

無償

固定 - $2,995
フローティング
- $3,995
(米国内販売価格)
       >>購入
ベータ期間中は
有効なスタンダード・
エディション・
ライセンスがあれば
無償。
ダウンロード

今すぐ
ダウンロード

今すぐ
ダウンロード


注:
(1) Arria II FPGA - EP2AGX45 デバイスのみサポート
(2) Arria 10 デバイスには使用不可
(3) 別途ライセンスが必要
(4) Arria 10、Stratix V、Arria V、および Cyclone V デバイスに使用可能
(5) TalkBack 機能がイネーブルされている場合に使用可能


▲ ページトップへ



Design Entry および論理合成

 Qsys

次世代のシステム統合ツール。
IP 機能とサブシステムを接続するインタコネクト・ロジックを自動的に生成し、FPGA デザイン・プロセスの時間と労力を大幅に節約
Qsys ツールの詳細はこちら


 Synthesis

新しい論理合成エンジン。
すべての IEEE レジスタ転送レベル (RTL) 言語をサポート。(SystemVerilog-2005 と VHDL-2008 へのサポート拡張を含む)
※これまでサポートされていた言語も引き続きサポートします。


▲ ページトップへ


IO デザイン

 BluePrint

Spectra-Q エンジンを利用してデバイスのペリフェラル・アーキテクチャを詳細に調査し I/F を効率的に割り当てる。
フィッタと妥当性確認をリアルタイムで実行することで不正なピン・アサインメントを防止し、複雑なエラー・メッセージやフル・コンパイルの完了を待つ必要がなくなり、I/O デザイン時間を 1/10 に短縮可能



<GUI で簡単に操作可能>



 フィジカル・シンセシス

Quartus Prime 開発ソフトウェアに含まれる最適化テクノロジ。
使用する合成ツール(PDF) に関係なく使用可能。コンパイル・プロセスのフィッティング・ステージ中に適用される。



▲ ページトップへ


最適化

 Hybrid Placer

高度な配置アルゴリズムを使用してロジック配置を全体的に高速化する機能。
解析的手法と先進的なアニーリング法を組み合わせることにより、結果の全体的な品質向上とシード・ノイズの低減を実現し、タイミング・クロージャを高速化します。


 Powerplay Power Anaylzer

PowerPlay 消費電力解析テクノロジは、Excel ベースの PowerPlay Early Power Estimator (EPE) と、Quartus Prime 開発ソフトウェアに搭載された PowerPlay Power Analyzerツールの 2 種類。 これらの消費電力解析ツールを使用することで、初期デザイン・コンセプトの段階からデザイン実装まで通して消費電力を見積もることが可能。
PowerPlay Power Analyzer についての詳細はこちら


 デザイン・スペース・エクスプローラ (DSE)

ツール全体にわたり操作をガイドするデザイン最適化ツール。
デザインに最適な Quartus Prime 開発ソフトウェア設定を探すプロセスを自動化し、タイミング・クロージャの達成、面積の最適化、消費電力低減をサポート。 探査ポイントの優劣判断に使用する Quality of Fit 測定基準のカスタマイズも可能。



▲ ページトップへ


検証

 TimeQuest タイミング・アナライザ

第 2 世代の使いやすいタイミング・アナライザ。
業界標準の SDC (Synopsys® Design Constraint) のサポートを利用し、正確かつ迅速なタイミング収束を実現


 システム・コンソール

リード/ライト・トランザクションによる FPGA デザインの迅速かつ効率的なリアルタイム・デバッグを支援するシステム・レベル・デバッグ・ツール。


 SignalTap II ロジック・アナライザ

リアルタイムの信号動作をキャプチャおよび表示するシステム・レベルのデバッグ・ツール。



▲ ページトップへ


シミュレーション

 JNEye

ジッタ/ノイズ・アイ (JNEye) リンク解析ツール。
最適なリンク・イコライゼーションや、お使いのシステムのトランスミッタおよびレシーバに関するその他の電気的パラメータの設定など、高速シリアル・リンクの性能を迅速かつ容易に評価可能。


 ModelSim* - Intel® FPGA Edition

インテル® のデバイスを対象とする ModelSim ソフトウェアのバージョン。
インテル® のゲート・レベルのライブラリをサポートし、動作シミュレーション、HDL テストベンチ、および Tcl スクリプティングを含む。

*その他の名称およびブランドは他社の財産である場合があります。
*その他の社名、製品名などは、?般に各社の表?、商標または登録商標です。


 DSP Builder

業界標準の MathWorks Simulink ツールを使用して、システム定義やシミュレーションからシステム実装に短時間で移行可能



▲ ページトップへ