高速シリアル・リンクの性能を最大限に引き出すためには、基板上の配線やケーブル、コネクタ、相手側のデバイス特性を考慮して、リンク・イコライゼーションや トランシーバ/レシーバの電気的パラメータを最適に設定する必要があります。しかし、基板の製作後の測定器を使いながらのデバックは時間がかかり、また市販の伝送路解析ツールは高価な点が問題でした。 |
||
インテル®が提供する JNEye (ジェンアイ) は、高速なスタティック解析と高精度なタイムドメイン(ダイナミック)解析を混在させたハイブリット解析をサポートし、高速シリアル・リンクに対し短時間でジッタノイズ、アイ・ダイアグラムをシミュレーションします。 例えば、タイムドメイン解析で 20分 かかるケースで、スタティック解析は 約2分、ハイブリット解析は 約4分 でシミュレーションが完了します。 |
JNEye の特長
サブスクリプション・エディション版の Quartus II ユーザなら 無償で使用可能 | |
ジッタ、反射、クロストーク、挿入/反射損失などの SI (Signal Integrity)解析が可能 | |
シミュレーション時間は数分(ハイブリット解析) | |
プッシュボタンによる簡単操作 | |
スタティック解析、タイムドメイン解析、ハイブリット解析の3つのシミュレーション・モードをサポート | |
PCI Express®などの規格に合わせた コンプライアンス用マスク を表示 | |
JNEye のシミュレーション結果と実機による測定結果の波形を比較可能 | |
PVT(プロセス・電圧・温度)のばらつきを考慮可能 | |
Arria 10 GX/GT、Stratix V GX/GT、Arria V GZ のライブラリを標準で内蔵 | |
インテル以外のデバイス解析用に、IBIS-AMI、Touchstone S-パラメータなどの業界標準モデルをサポート |
豊富な GUI(グラフィカル・ユーザ・インタフェース )
JNEyeは豊富に GUI を備え、高速シリアル・リンクの解析を容易にします。
Link Designer |
Channel Viewer |
Data Viewer |
Correlation |
トポロジー(疑似回路) |
周波数に応じたノイズ率の解析 |
アイ・ダイアグラムでの解析 |
シミュレーション結果と実機による測定データの比較 |
JNEye の参考情報
JNEye のオンラインセミナー (英語版:8分) | |
Fast and Accurate High-Speed Serial Channel Design with the JNEye Link Analysis Tool (英語版) |
ホワイトペーパー (英語版・PDF:2.66 MB) | |
A Significant Technology Advancement in High-Speed Link Modeling and Simulation (英語版・PDF:2.66 MB) |