FPGA/CPLD ホーム 製品・サービス ソフトウェア Quartus II FPGA/CPLD/HardCopy ASIC 開発用ソフト Quartus II (クオータスツー)

FPGA/CPLD/HardCopy ASIC 開発用ソフト Quartus II (クオータスツー)

   

Quartus@II (クオータス ツー)は、アルテラのFPGA、SoC FPGA、CPLD の開発に対して、エントリーから論理合成、デバイスのプログラミングや評価・検証までの全ての開発フローをカバーする開発ツールです。
Quartus II には、高機能で全てのアルテラ デバイスをサポートする有償の サブスクリプション・エディションと機能やサポートするデバイスは限定されますが、無料でお使い頂ける ウェブ・エディションの2種類があります。


バージョン 5.1 の新機能


Quartus II サブスクリプション・エディション の機能

Quartus II サブクリプション・エディションソフトウェアには、アルテラ FPGA、SoC および CPLD ファミリのデザインに必要なすべてのものが含まれています。

  • VHDL または Verilog HDL シミュレーション用のMentor Graphics® ModelSim®-Altera Edition ソフトウェア
  • 無償の OpenCore Plus (PDF) 評価機能
  • デザイン・エントリー、合成、 検証、および 最適化ツール
エントリー   

回路図、Verilog/VHDLはもちろん、RTL記述量を大幅に削減できるSystemVerilog によるデザイン入力

IP
  • FIR/FFTコンパイラやDDR3などの主要なIPを標準搭載
  • IP等を簡単に接続するためにインターコネクトを自動生成する機能
  • テストベンチ
    生成支援

    波形入力、HDLベンチ生成機能

    消費電力解析

    RTL作成前、RTL完成後のシミュレーション前、シミュレーションしてトグル情報を得た後などのデザイン の完成度に応じて、それぞれの段階における正確な消費電力の解析

    論理検証

    ModelSim-Altera Starter Edition ソフトウェアを無償で使用可能(ModelSim-Altera Edition は有償)

    タイミング検証

    業界標準のSDCを用いて詳細なタイミング解析が可能なスタティック・タイミング解析機能

    ピン配置

    ピン変更が簡単なピン・スワップング機能やSSN解析機能

    フィッティング
    (コンパイル&
    レイアウト)
  • 変更した部分やパーティショニングした部分だけをコンパイルして、再コンパイル時間を短縮する機能
  • マルチCPU搭載のPCに対応し、並列コンパイルでコンパイル時間を短縮
  • タイミング、面積、消費電力から優先に最適化
  • そのデザインに最適な合成アルゴリズムを自動探索するDSE機能
  • インシステム
    検証

    特別な装置を必要とせずに実動作中のFPGA内部ノードおよび I/O ピンの動作をPCのモニタ上に波形
    表示させる機能

    JNEye

    高速なスタティック解析と高精度なタイムドメイン(ダイナミック)解析を混在させたハイブリット解析をサポ
    ートし、高速シリアル・リンクに対し短時間でジッタノイズ、アイ・ダイアグラムをシミュレーション


    Quartus II ウェブ・エディション

    Quartus II ウェブ・エディションは、無償パッケージであり、主要なFPGA および CPLD デザインをサポートするエントリーレベル・バージョンの デザイン・ソフトウェアです。ライセンス申請が不要なので、ソフトウェアをダウンロードしてインストール後に直ぐにお使い頂けます。


    アルテラのサイトからダウンロードする 

    Quartus II ウェブ・エディションのダウンロード


    Quartus II サブスクリプション・エディションとの違い



    Quartus II リンク集

    Quartus II ユーザに便利なリンクをまとめました。


    Quartus II クイック情報

     QuartusII のダウンロード

     Quartus II v14.1の最新機能

     QuartusII の主な特長

     ライセンスファイルの取得

     Qsys システム統合ツール

     Quartus II のハンドブック



    Quartus II の使い方

    アルティマ オリジナル技術資料で調べる

    FPGAを初めて扱われる方から FPGA設計経験が豊富な方まで FPGA設計に役立つ情報を 無料会員サイト アルティマ技術データベースでご提供しています。


    初心者向け:
      
    設計フローに沿って必要最低限のQuartus II の使い方を解説をしたアルティマ オリジナル『Quartus II はじめてガイド』が好評です。
     
    経験者向け:
      
    最新で高性能FPGA設計をいち早くアルティマがサポートした情報を共有した技術情報やFAQなどをご提供しています。


    アルティマ技術データベースはこちら


    アルテラ オンライン・トレーニングを視聴する

    無料で Quartus II の初心者から中級者までの各種トレーニングと組み込みシステムや高速インタフェースなどの専門性の高いトレーニングをオンラインで提供しています。いつでもトレーニングコンテンツを使用してアルテラの製品を学ぶことが可能です。
    詳しくはこちらへ


    セミナー・ワークショップを受講する

    Quartus II の基本的な使用方法から、デバイスのアーキテクチャに特化したフィッティング手法、HDLの言語など講師が講義をする各種セミナーやトレーニングを開催しています。
    詳しくはこちらへ


    FPGA の設計開発フロー(初心者用)

    FPGA の総合情報サイト、「 FPGA Insights 」 に FPGA をはじめて使用される方のための 『これさえ知っていれば FPGA の設計ができる』という4つの基本ステップを紹介している解説記事が好評掲載中です。弊社 AE がご紹介していますので是非ご一読ください。
    詳しくはこちらへ


    FPGA開発テクニック、チューニングの心得 (Quartus II 経験者用)

    モノづくりスペシャリストのための情報ポータルサイト、「@MONOist」にアルテラのQuartus IIを題材にした、FPGAの機能を引き出すためのチューニングとそのノウハウについてアルティマのFAEがご紹介していますので、是非ご一読ください。
    詳しくはこちらへ



    Quartus II の関連コラム

    FPGA のデバッグでお困りの方へ 〜SignalTap II のご紹介〜

    FPGA デザイン内の動作状態を確認する最も理想的な方法は、実際の稼働環境での検証です。『SignalTap II エンベデッド・ロジック・アナライザ』は、実際に動作している FPGA の内部状態を外部ピンを使わずに波形表示する便利なツールです。無償のQuartus II Web Editionでも使用することができます。
    詳しくはこちらへ