FPGA設計フローと開発支援ツール

メンター・グラフィックス社の開発支援ツール(EDAツール)をご紹介します。

製品の仕様を検討
C言語やUMLで要求仕様を設計・検証し HW/SWのパーティショニングを行う
高位合成しない場合は RTLを作成 SystemC/UMLから RTL を自動生成
論理シミュレーションで RTL の論理を確認
RTL から FPGA 用ネットリストを生成 基板用の回路図を作成
FPGAのフィッティング(レイアウト) 基板のレイアウト(アートワーク)
タイミング 検証 基板の 'SI/PI/EMC/熱' 解析
ソフトウェア/FPGA/基板を使った システム検証

アルテラ開発支援ツールの一覧

開発
ツール名

用途

説明

メーカ

デバイス
設計

HDL Desinger Series

HDL 設計・
検証環境

グラフィカルにデザインを確認、検証可能

Mentor
Graphics

Visual Elite

Catapult C Synthesis

C/C++
アルゴリズム
ベース 高位合成

ANSI C/C++から最適化されたRTLを自動生成することで、設計期間、検証期間を大幅に削減

Calypto

Precision Synthesis

HDL合成

合成時間/速度/面積 共に優れた結果が得られます

Mentor
Graphics

ModelSim PE/DE

HDL
シミュレータ

FPGA業界で一番親しまれている論理シミュレータ

Mentor
Graphics

Questa

高機能
シミュレータ

シミュレーション技術をベースに 各種検証が可能

Mentor
Graphics

基板設計

PADS

PCB 設計

大規模なシステム設計にも対応するPCB設計環境を提供

Mentor
Graphics

HyperLynx SI

伝送線路解析

シグナル・インテグリティおよびEMIを考慮した伝送線路解析が可能

Mentor
Graphics

HyperLynx PI

電源プレーン解析

電源やグランドプレーンの構造とデカップリング・キャパシタの必要数、および位置を判断するツール

Mentor
Graphics

I/O Designer

FPGA の
 I/Oアサイン設計

FPGAのピン制約を考慮しながら、レイアウト情報を元に配線を最適化するためのピンの入れ替えを自動化

Mentor
Graphics


各項目の詳細説明

1.仕様設計

目的:要求仕様を作ります。

内容:Microsoft社のWordやExcelなどで仕様書を作成します。

お勧めツール

ReqTracer™

・設計の上流でMicrosoft WordやExcelを含む複数のフォーマットで要求仕様を定義し,設計工程全体
  にわたってリンク、管理、追跡することで、その仕様に沿っているかなどを容易にチェックしたり、
  あらゆる段階で簡単にレポート作成ができます。
・HDL Designer や ModelSim等との連結によりデザイン作成から検証結果までを要求仕様ベースで
  確認ができます

設計フロー図へ戻る


2.アーキテクチャ開発

目的:アーキテクチャを開発します。

内容:要求仕様から ANSI C/C++等のC言語や UML(Unified Modeling Language)を使って設計・検証します。
            FPGAを搭載した基板でキー技術の実現性を確認したり、SW(ソフトウェア)で処理する部分とHW(ハードウェア)
            で処理する部分の切り分けを行います。

お勧めツール:RTL と比べて C言語や UML は記述量が大幅に少なく、検証時間も短いので大規模設計にはお勧めです。
                        キー技術の実現性確認は開発キットを使用すると便利です。

設計フロー図へ戻る


3.RTL設計

目的:高位合成を使わない場合は、マニュアルで RTL を作成します。

内容:RTL作成を補助するツールは安価なのに便利ですのでお勧めです。
            ビジュアル化した設計データからRTLを生成できます。絵はテキストよりも内容を理解しやすく 仕様変更が容易です。
            RTL の再利用だけでなく、絵を貼り付けできるので 仕様書の作成にも役立ちます。
            また、作成したRTL構文を検証する機能がありますが、そのルール・セットをいくつか用意していますので、例えば 航空機向け
            LSI設計ガイドライン「DO-254」を使えば、作成したRTL記述が「DO-254」のルールに沿っているかどうかを簡単に検証できます。

お勧めツール

HDL Designer Series™

・スプレッドシート/ブロック図/ステートマシン/真理値表/フローチャート等からRTL生成。
・RTL構文を検証する(リント・チェック)機能。
・各種の規約用のルール・セットをあらかじめご用意。

Visual Elite

・SystemC、TLM 2.0、HDLブロックが混在した複雑な構造を分かりやすく管理できます。
・Verilog HDL を VHDL に変換したり、逆にもできます。

設計フロー図へ戻る


4.高位合成

目的:ANSI C/C++ 、 SystemC、UML などからRTL を自動生成します。

内容:C言語などで設計した複雑なアルゴリズムをマニュアルでRTLに変換するのは困難ですが
           高位合成ツールを使えば、複雑なアルゴリズムをRTLに変換してソフトウェア処理をFPGAで高速に処理したり、頻繁にアルゴリズム
           を改版するアプリケーションに便利です。

お勧めツール

Catapult® C Synthesis

・国内はもちろん世界で最も親しまれている高位合成ツールです。
・人手で作成した RTL と比べて 規模や速度で遜色が無い RTL を生成できますので、
  国内でも多くの量産製品に採用されています。
 ・アルテラ FPGA用のライブラリも搭載しています。

設計フロー図へ戻る


5.論理検証

目的:RTL と テストベンチ を使って論理を検証します。

内容:実機検証後のRTL修正は工数が多く必要なので基本動作はここで確認します。
            論理検証 ⇔ RTL 修正を頻繁に行うのでデバッグ性の高いツールがお勧めです。

お勧めツール

ModelSim®

・アルテラ はもちろん FPGA 業界で最も親しまれている論理シミュレータです。
・アルテラ社が提供する 無償/安価な製品 と メンターグラフィックス社が提供する 高速で
  アサーションなどのデバッグ機能を搭載した製品があります。

Questa®

・ModelSim よりも高速な論理シミュレータです。
・自動テストベンチ生成、機能カバレッジなど豊富な機能を搭載しています。
設計フロー図へ戻る


6.論理合成

目的:RTL から FPGA 用ネットリストを生成します。

内容:論理合成ツールを使ってネットリストを生成します。

お勧めツール

Quartus II

・アルテラ社が提供する FPGA/CPLD用の開発ツールです。
・論理合成 だけでなく フィッティング(配置配線)も行うことができます。

Precision® Synthesis

・メンターグラフィックス社が提供する論理合成ツールです。
・RTL から FPGA 用ネットリストを生成します。
・FPGA用ネットリストを生成したら Quartus II でフィッティングします。

設計フロー図へ戻る


7.配置配線

・FPGAの配置配線(フィッティング)は、FPGAの最新で詳細な物理情報が必要なのでアルテラの Quartus II を使います。

設計フロー図へ戻る


8.タイミング検証やその他の検証

目的:タイミング検証と非同期クロック検証

内容

   ・タイミング検証:静的なタイミング検証や論理シミュレータを使ったタイミング&論理検証

   ・非同期クロックドメイン検証:非同期クロック間のメタステーブルやリコンバージェンス対策

お勧めツール

TimeQuest タイミング・アナライザ

・業界標準のSDCを使って、静的にタイミングを検証するツールです。
・アルテラ社のQuartus II に内蔵されています。

ModelSim/Questa

・実機での不具合解析やテストベンチを使って論理とタイミングを同時に検証する際に使います。
・特に不具合時の解析はネットリストとSDFを使った解析になるので高速なQuestaをお勧めします。

設計フロー図へ戻る


9.回路図作成

目的:基板設計用の回路図を作成します。

お勧めツール

DxDesigner®

・回路図を作成するツールです。
・HyperLynx SI と I/F を取れるので、回路図の状態で伝送路解析を事前に行って、基板技術者へ
  適切な指示(制約)を与えることができます。
・基板技術者と設計制約を共有することで 後戻りの少ない開発を行えます。

I/O Designer™

・FPGA設計データから 回路図用シンボルを自動で生成できます。
・多ピンのデバイスに対応できるように 分割や階層シンボルも生成できます

設計フロー図へ戻る


10.基板レイアウト

目的:基板のレイアウトを行います。

お勧めツール

PADS® Layout

・機能と価格のバランスが良く 世界で最も親しまれている基板レイアウト ツールです。
・HyperLynx との I/F を標準で持っているので、基板設計と解析をスムーズに行えます。

Expedition® PCB

・高性能な基板レイアウトツールです。
・ストレスを感じさせない高速な処理、高速信号用の自動配線機能などが充実しています。
・多層基板、高速信号、大規模な基板を扱う設計者にお勧めする基板レイアウト ツールです。

I/O Designer

・基板のレイアウトとFPGAのピン制約を考慮しながら FPGA周りの配線長が短くなる
ように自動的にFPGAのピンスワップを行います。
・RTLから基板レイアウトまでのフロー中にFPGAのピン情報を監視します。

LP Wizard

・基板用のライブラリを簡単に即座に生成し、文書の作成や管理を行うツールです。
・マウスを1回クリックするだけで、コンポーネントの寸法から正確なランドパターンが
自動生成され、同時にライブラリのパーツ、およびライブラリに関するドキュメントを
作成できます。
・全パーツが IPC-7351B準拠です。

設計フロー図へ戻る


11.SI/EMC/PI/熱 解析

背景:

・DDR2/3 や PCI Express のような高速な信号が当たり前になると基板のシグナル・インテグリティが問題になってきました。
最新 FPGA のように電源電圧が 1V以下になってくるとパワーインテグリティも問題になります。
基板上の各デバイスが集積すると発熱が問題になるので、基板上の熱をうまく分散させる設計が必要になります

目的:納期の短縮(基板の再設計を減らす)、コスト削減(部品点数と基板層数の削減)

お勧めツール

HyperLynx® SI

・基板のシグナル・インテグリティなどの伝送路問題を簡単にすばやく、簡単に解析できます。

HyperLynx PI

・パワー・インテグリティ を簡単にすばやにすばやく、簡単に解析できます

HyperLynx Thermal

・最小限のパラメータを用意するだけで、基板の熱を短時間に解析できます。
・3D グラフィカル表示により、視覚的に基板の発熱状態を確認できます。


設計フロー図へ戻る

12.実機検証

目的:実機を使ったシステムで総合検証

内容:ソフトウェア、基板そして基板上のFPGAを使って、温度や電圧などの環境を変えてシステムが正しく動作することを検証します。

メモ:このステージで FPGAの基本動作にバグが見つかる場合はFPGAの検証フローに問題がありますので 弊社までご相談ください。

設計フロー図へ戻る