FPGA/CPLD ホーム 製品・サービス ソフトウェア メンター・グラフィックス 機能検証 HDL Designer (エイチディーエル デザイナー)

HDL Designer (エイチディーエル デザイナー)

メンター・グラフィックス社の 「HDL Designer」は、RTL 設計者にとって便利な機能を豊富に搭載した開発支援ツールです。

RTL や仕様書の作成期間が短くなるだけでなく、デザインの視認性が高まりますのでブロックの再利用やチーム設計に最適です。

RTL 設計者が一度使えばもう手放せない便利なツール 「HDL Designer」をご紹介します。

HDL Designer の主な機能

HDL作成


HDL Designer を使えば、テキストエディタで HDL を作成するより 数倍も早くデザインを完成できます。

設計者のイメージから HDL を作成できるように、IBD (Interface-Based Design™)、ブロックダイアグラム、真理値表、フローチャートステートマシンから RTL を生成する機能と、これらのエディタを補完する テキスト・エディタをサポートしています。

仕様に合わせて最適なエディタを選択することで、効率良く HDL を設計できます。

詳しくはこちら


再利用


HLS (高位合成)で自動生成した HDL や他人が設計した HDL を理解するのは非常に困難です。HDL Designer にそれらの HDL 読み込んで、ステートマシンやフローチャート、プロセスと信号の接続関係図などの視認性の高い絵に変換すると、HDLの内容を理解するのに役立ちます。

HDL を再利用するために必要なパラメータなどの変更はエディタで簡単に修正できます。


詳しくはこちら


管理


複数の設計者でチームを組んで設計すると、各ブロックのリビジョン組み合わせやModelSim® などの EDA ツールの初期設定の管理が複雑になります。

HDL Designer は各ブロックのリビジョンを管理したり、EDA ツールの初期設定をチーム内で共有できます。

また、EDA ツールとリンクできるので、論理シミュレータ結果を HDL Designer のフローチャートやステートテーブルの絵に反映させて、デバッグに役立てることができます。


詳しくはこちら


設計品質向上


作成した HDL が設計ルールを守っているかどうかを検証できます。
検証ルールとして、インテル®を含めたFPGA各社の設計ルール、ブロックを再利用するのためのルール、航空機向け  LSI 設計ガイドライン「DO-254」などが標準で用意されています。
また、自社専用の設計ルールを登録することも可能です。

グラフィックデバッグ機能を使うと、HDL Designer から論理シミュレータを起動させて、その結果をブロック図、フローチャート、ステートマシンに反映させて問題点を把握し、リンクされたソースコードを修正する一連の作業を行えます。

詳しくはこちら


OLE をサポートしているので、フロー図、ステートテーブルなどの画像をカット&ペーストしてマイクロソフトの Word や Excel へ貼りつけて仕様書を作成することができます。

また、HDL Designer から ModelSim や Quartus® Prime を起動できます。そして、デザインを HTML 化できるので HDL Designer のライセンス数を気にせずにデザイン・レビューを行えます。


詳しくはこちら

  
お気軽にお問い合わせください