28 nm Stratix V FPGA

『すべてはバンド幅のために』

アルテラの 28nm Stratix® V FPGA は、業界で最高のバンド幅、最高レベルのシステム・インテグレーション、究極の柔軟性を実現すると同時に、ハイエンド・アプリケーション向けにコスト削減と最少のトータル消費電力を実現します。

Stratix V FPGAには、以下の4種類の製品バリエーションがあります。

タイプ	説明
Stratix V GT  FPGA	40G/100G/400G アプリケーションなどの超広帯域幅および超高性能を必要とする 28 Gbps トランシーバを  使用するアプリケーション向けに最適化
Stratix V GX  FPGA	バックプレーンおよびチップ間とチップ・モジュール間を最大 14.1 Gbps でサポートする トランシーバ内蔵。  高性能、広帯域幅アプリケーションに最適化。
Stratix V GS  FPGA	バックプレーンおよびチップ間とチップ・モジュール間を最大 14.1 Gbps でサポートする トランシーバ内蔵。  多数の可変精度デジタル信号処理（DSP）を必要とする高性能アプリケーションに最適化。
Stratix V E  FPGA	最高性能のロジック・ファブリックを　952K ロジック・エレメント以上集積し、ASIC のプロトタイピング用に最適化。

大量生産製品では、まず Stratix V FPGA でプロトタイピングを行い、設計したデザインをそのまま低リスクかつ低コストの HardCopy® V ASIC に移行させることが可能です。また、消費電力も 50% 低減されます。

28 nm イノベーション〜ムーアの法則を超えて

	最大66本の12.5 Gbps & 28 Gbps 低消費電力な内蔵トランシーバ ：   コストと消費電力を制約範囲内に抑えながら、最小のビット・エラー・レート（BER）で画期的なバンド幅を実現
	Embedded HardCopy Block ：   標準規格あるいはロジック中心のファンクションをハードウェア化し、コストと消費電力を犠牲にすることなく、   より多くの機能を統合し、2倍の集積度を得ることが可能
	使いやすく、きめ細やかなパーシャル・リコンフィギュレーション（部分再構成） ：   FPGA の他の領域を動作させたまま、FPGA の一部分のみを再構成して、消費電力とコストを低減
	PCI Express 経由でのコンフィギュレーション：   ボード上の外付けコンフィギュレーション・デバイス数を最小限に抑えることで、ボード・デザインを簡素化し、   コスト削減とボード面積の有効利用が可能

Stratix V について詳しくはこちら

　　　（https://www.altera.co.jp/products/fpga/stratix-series/stratix-v/overview.html）

---

FPGA/CPLD デバイス製品シリーズ TOP へ