Stratix 10 FPGA & SoC

Stratix 10 概要紹介ビデオ配信中!

Stratix® 10 FPGA & SoC は、性能、電力効率、集積度、およびシステム・インテグレーションにおいて、業界でも前例のないブレークスルー・アドバンテージをもたらします。革新的な HyperFlex™ コア・ファブリック・アーキテクチャを搭載し、インテル 14nm トライゲート・プロセスで製造される Stratix 10 デバイスは、前世代の高性能 FPGA に比べ 2倍のコア性能向上と最大 70% の消費電力削減を実現します。



Stratix 10 ファミリの一覧を表示 >>


Stratix 10 FPGA & SoC のシステム・インテグレーションには、以下のブレークスルーが含まれています。


  • ヘテロジニアス 3D SiP (System-in-Package) インテグレーション
  • 最大 5.5M LE 相当のロジック、業界最高集積度のモノリシック FPGA ファブリック
  • 最大 10 TFLOPS のスループットを誇る IEEE 754 準拠の単精度浮動小数点 DSP
  • 最も包括的なセキュリティ機能を備えたセキュア・デバイス・マネージャ (SDM)
  • 最大 1.5 GHz のクアッドコア 64 ビット ARM® CortexTM-A53 ハード・プロセッサ・システムを搭載
  • 最適化/検証済みの補完的な Enpirion® 電源ソリューション

Stratix 10 デバイスは、これらのかつてない機能により、ワイヤライン/ワイヤレス通信、コンピューティング、ストレージ、防衛機器、放送機器、医療機器、テスト & 測機器など、ほぼすべてのエンド・マーケットにおける次世代高性能システムの設計課題への対処を可能にします。


Stratix 10 デバイスのブレークスルー・アドバンテージ

Stratix 10 FPGA&SoC 概要ビデオ
HyperFlex アーキテクチャ概要ビデオ

Stratix 10 FPGA & SoC 概要ビデオ
(3:45)

HyperFlex アーキテクチャ概要ビデオ
(2:30)

Stratix 10 デバイスが想像を超える性能をどう実現するのか解説します。

HyperFlex アーキテクチャが 2倍の性能向上というブレークスルーをどう実現するのか解説します。



Stratix 10 FPGA and SoC の特長


 性能におけるブレークスルーを実現する業界最高性能の FPGA & SoC
  • 2倍のコア性能向上を実現する 画期的な HyperFlex アーキテクチャ
  • 最大 10 TFLOPS の 単精度浮動小数点 DSP 性能
  • 最大 1.5 GHz のクアッドコア 64 ビット ARM Cortex-A53 ハード・プロセッサ・サブシステム

 帯域幅の障壁を解消
  • 最大 30Gbps のデータ・レートのトランシーバを最大 144個搭載することで、ポート数の多いデザインの場合、前世代 FPGA の 4倍のシリアル・トランシーバ帯域幅を実現
    • 汎用データ・スイッチング・アプリケーション向け 30Gbps バックプレーン機能
    • 最先端のインタフェース規格に対応した最大 56Gbps のチップ間/チップ-モジュール間性能
  • Hybrid Memory Cube のサポートによる 2.5Tbps を超えるシリアル・メモリ帯域幅
  • DDR4 at 2666Mbps のサポートによる 2.3Tbps を超える並列メモリ・インタフェース帯域幅

 運用費 (OpEX) を削減
  • Stratix 10 は、プロセス・テクノロジにおけるインテルのリーダーシップを利用して、電力効率が最も高いテクノロジを提供
    • 前世代のハイエンド FPGA & SoC に比べて消費電力を最大 70% 削減
    • 単精度浮動小数点演算において最大 80 GFLOPs/W の電力効率
  • ワットあたりの性能に最適化されたクアッドコア ARM Cortex-A53 プロセッサ

 最高レベルのシステム・インテグレーション
  • 5.5M ロジック・エレメントを搭載した業界最高集積度のモノリシック FPGA デバイス
  • トランシーバその他の先進的コンポーネントを統合したヘテロジニアス 3D SiP ソリューション
  • 単精度浮動小数点演算において最大 80 GFLOPs/W の電力効率
  • 64 ビット・クアッドコア ARM Cortex-A53 により、ハードウェア仮想化、システム管理・監視機能、アクセラレーション・プリプロセッシングなどが可能

 最も包括的な高性能 FPGA セキュリティ機能を搭載
  • コンフィギュレーション・コードの柔軟なアップデートを可能にする Secure Device Manager (SDM) を搭載
  • 多要素認証
  • PUF (Physically Unclonable Function)

 市場投入期間を短縮
  • Arria 10 デバイスで開発を開始して、フットプリント互換の Stratix 10 デバイスに移行
  • 補完的な Enpirion PowerSoC により、Stratix 10 FPGA & SoC の性能向上、システム消費電力削減、信頼性向上、実装面積縮小、市場投入期間短縮を可能にする完全な検証済みパワー・ソリューションを提供

 最適化された FPGA & SoC デザイン・ソフトウェアによって高い設計生産性を実現
  • 数百万 LE の FPGA デザインに最適化された新しい Spectra-Q™ エンジン
    • コンパイル時間を最大 1/8 に短縮
    • デザインのイタレーションを大幅に削減
    • デザインを HyperFlex アーキテクチャに最適化する Hyper-Aware デザイン・フロー
  • FPGA で実装しやすいデザイン環境を提供する、アルテラ SDK for OpenCL™ を使用した C ベースのデザイン入力
  • アルテラ SDK for OpenCL によるヘテロジニアス C ベース・モデリングおよびハードウェア・デザイン
  • ARM Development Suite™ (DS-5™) Altera Edition ツールキットを搭載したアルテラ SoC EDS によるヘテロジニアス・デバッグ、プロファイリング、およびチップ全体の可視化
 

関連リンク ( ALTERA サイト)


Macnica Online Service