スマート・コネクテッド・システムに高転送レート性能と低コストを ※1
インテル® Cyclone® 10 ファミリーは、前世代の Cyclone FPGA を超えるコストと消費電力の削減を実現します。
Cyclone 10 GX FPGA は、10.3G のトランシーバー機能、1.4Gbps の LVDS、最大 72 ビット幅の 1,866Mbps DDR3 インターフェイスによる高い転送帯域性能を提供します。
Cyclone 10 LP デバイスは、スタティック消費電力量が少なく、コスト面で最適化された機能を提供します。
- Cyclone 10 GX FPGA は、産業用ビジョン、ロボット、車載用インフォテインメントなど、広帯域幅の高性能アプリケーションに最適化されています。
- Cyclone 10 LP FPGA は、I/O 拡張、センサー・フュージョン、モーター/モーション制御、チップ間ブリッジング、制御など、低スタティック消費電力、低コストのアプリケーションに最適化されています。
Cyclone 10 GX ファミリーと LP ファミリーはどちらもバーティカル・マイグレーションをサポートしており、1 つのデバイスで設計を開始し、後日、設計を確定する時点で、より適切な集積度デバイスに移行できます。
Cyclone 10 GX デバイスファミリー一覧
| 製品ライン | 10CX085 | 10CX105 | 10CX150 | 10CX220 |
| LE 数（K） | 85 | 104 | 150 | 220 |
| メモリーブロック数 (20K) | 291 | 382 | 475 | 587 |
| メモリーブロック (Kビット) | 5,820 | 7,640 | 9,500 | 11,740 |
| 分散メモリー (Kビット) | 653 | 799 | 1,152 | 1,690 |
| ハード化された単精度浮動小数点乗算器 / 加算器数 | 84 | 125 | 156 | 192 |
| グローバル・クロック・ネットワーク数 | 32 | 32 | 32 | 32 |
| リージョナル・クロック数 | 8 | 8 | 8 | 8 |
| 18 x 19 ビット乗算器数 | 168 | 250 | 312 | 384 |
| ハード・メモリー・コントローラー数 (DDR3/L、LPDDR3) | 1 | 2 | 2 | 2 |
| 最大 LVDS チャネル数 (1.434Gbps) | 72 | 118 | 118 | 118 |
| 最大ユーザー I/O ピン数 | 192 | 284 | 284 | 284 |
| 最大 3V I/O 数 | 48 | 48 | 48 | 48 |
| トランシーバー数 (10.3Gbps) | 4 | 12 | 12 | 12 |
| PCI Express® (PCIe®) ハード IP ブロック数 (Gen2 x4まで) |
1 | 1 | 1 | 1 |
Cyclone 10 LP デバイスファミリー一覧
| 製品ライン | 10CL006 | 10CL010 | 10CL016 | 10CL025 | 10CL040 | 10CL055 | 10CL080 | 10CL120 |
| LE 数（K） | 6 | 10 | 16 | 25 | 40 | 55 | 80 | 120 |
| メモリーブロック数 (9K) | 30 | 46 | 56 | 66 | 126 | 260 | 305 | 432 |
| メモリーブロック (Kビット) |
270 | 414 | 504 | 594 | 1,134 | 2,340 | 2,745 | 3,888 |
| 18 x 18 ビット 乗算器数 |
15 | 23 | 56 | 66 | 126 | 156 | 244 | 288 |
| フェーズ・ロック・ ループ（PLL）数 |
2 | 2 | 4 | 4 | 4 | 4 | 4 | 4 |
| グローバル・クロック・ネットワーク数 | 10 | 10 | 20 | 20 | 20 | 20 | 20 | 20 |
| LVDS チャネル数 | 65 | 65 | 137 | 124 | 124 | 132 | 178 | 230 |
Cyclone 10 GX FPGA
性能は2倍、コストは最小で半分に ※1
インテル Cyclone 10 GX FPGA は、20nm 高性能プロセスを採用した初の低コストデバイスであり、コストに厳しいアプリケーションのパフォーマンス向上に貢献します。
- 10.3Gbps のトランシーバー I/O をサポートする業界初の低コスト FPGA
- 1,866Mbps の高性能外部メモリー・インターフェイス
- 1.434Gbps の LVDS I/O
- IEEE 754 準拠のハード浮動小数点 DSP ブロックを搭載した業界初の低コスト FPGA
アプリケーション
Cyclone 10 GX FPGA は、スケーラブルなアクセラレーション処理のニーズによるシステム要求が増加する中で、コアと I/O の性能レベルの向上が求められる幅広いアプリケーションに最適です。
代表的なエンドマーケットの例は次のとおりです。
- 車載用インフォテインメント
- スマート・ビジョン・カメラ
- 産業用ロボット
- マシンビジョン
- 産業用プログラマブル・ロジック・コントローラー (PLC)
- 業務用 AV システム
生産性と集積技術の向上、市場投入までの時間の短縮
- 20nm デバイスと高度な設計環境の組み合わせによる最先端コンパイル時間を低コスト FPGAに対して実現
- パーシャル・リコンフィグレーションや SEU (検出および訂正) などの高度な機能を標準サポート
- コンパイル時間の短縮により、設計の繰り返しとタイミング・クロージャーを迅速化
- FPGA で実装しやすい設計環境を提供する、インテル FPGA SDK for OpenCL™ を使用した C 言語ベースの設計入力
- Qsys システム統合ツールによるシステムレベルの設計環境
- DSP Builder for インテル FPGA - MATLAB/Simulink® 環境におけるモデルベースの DSP 環境
- インテル Enpirion® PowerSoC ソリューションによる少実装面積、高性能、低システム消費電力、高い信頼性と効率性、短期間市場投入の実現が、Cyclone 10 FPGA を強化サポート
OpenCL および OpenCL ロゴは Apple Inc. の商標であり、Khronos の許可を得て使用しています。
Cyclone 10 LP FPGA
コストも消費電力も半分に ※1
インテル Cyclone 10 LP FPGA ファミリーは、Cyclone FPGA シリーズの低コスト、低消費電力という特長をさらに強化しています。量産型のコスト重視の機能に最適な Cyclone 10 LP FPGA は、多様な汎用ロジック・アプリケーション向けに設計されています。
消費電力の削減
消費電力が最適化された 60nm プロセスを採用した Cyclone 10 LP FPGA は、前世代の Cyclone V FPGA の低消費電力という特長をさらに強化しています。最新世代のデバイスでは、前世代に比べ、コアのスタティック消費電力が最大 50%削減されます。
システムコストの削減
すべての Cyclone 10 LP FPGA は、動作に必要なコア電源がわずか 2 つであり、電源分配ネットワークを簡素化し、ボードコスト、ボードスペース、設計時間を削減します。Cyclone 10 LP FPGA の柔軟性により、システムの総コストを削減しながら、より小型化で低コストなデバイスによる設計が可能となります。
アプリケーション
Cyclone 10 LP FPGA は、スケーラブルな高速化処理のニーズによって要求されるシステム・インターフェイスが増加するにも関わらず、スタティック消費電力の削減が強く求められるコスト重視のアプリケーションに最適です。
代表的なエンドマーケットの例は次のとおりです。
- I/O 拡張
- インターフェイス
- ブリッジング
- センサー・フュージョン
- 産業用モーター制御
※1 前世代の Cyclone FPGA と比較しており、価格の比較はリスト価格に基に行っています。
テストは、特定システムでの特定テストにおけるコンポーネントのパフォーマンスを測定しています。
ハードウェア、ソフトウェア、システム構成などの違いにより、実際の性能は掲載された性能テストや評価とは異なる場合があります。
購入を検討される場合は、ほかの情報も参考にして、パフォーマンスを総合的に評価することをお勧めします。
性能やベンチマーク結果について、さらに詳しい情報をお知りになりたい場合は、http://www.intel.com/benchmarks/ (英語) を参照してください。