FPGA/CPLD ホーム 製品・サービス デバイス コンフィギュレーション EPCS (シリアル・コンフィギュレーション・デバイス)

EPCS (シリアル・コンフィギュレーション・デバイス)

EPCS (シリアル・コンフィギュレーション・デバイス)

      

アルテラの新しいシリアル・コンフィギュレーション・デバイスは、デバイスとコンフィギュレーションROMの両方で確実なコストメリットを出すために開発されたデバイスです。効率が最大になるように特に設計されたシリアル・コンフィギュレーション・デバイスは、コストを最小限に抑えながら、最新の機能を数多く提供しています。イン・システム・プログラマビリティ (ISP)機能や再プログラミング機能などの機能を OTP (one-time programmable)デバイスよりも低コストで提供するシリアル・コンフィギュレーション・デバイスは、他のコンフィギュレーション・ソリューションを圧倒する利点を備えています。


特徴

業界トップ・クラスの低コスト

Flash メモリ・アクセス

イン・システム・プログラマビリティ (ISP)

スモール・フォーム・ファクタ


シリアル・コンフィギュレーション・デバイスを使用することで、アルテラ社の FPGA をもっとも簡単にコンフィギュレーションすることができます。これらすべてのアルテラ FPGA は、1つのアルテラ・コンフィギュレーション・デバイスにてコンフィギュレーションすることが可能です。


FLASH メモリ・アクセス

アルテラのシリアル・コンフィギュレーション・デバイスは、最大 64M ビットの フラッシュ・メモリを搭載しています。 フラッシュ・ メモリの未使用領域は、汎用メモリとして利用可能です。この汎用メモリに、Nios または Nios II エンベデッド・プロセッサを使用してアクセスすることができるため(図参照)、シリアル・コンフィギュレーション・デバイスは フラッシュ・ メモリとコンフィギュレーション・デバイスを組み合わせた完全なソリューションになります。

このメモリはエンベデッド・プロセッサのブート・ローダ・プログラム用 ROM としても使用でき、これにより必要な基板スペースが削減され、オンボード・メモリ・モジュールの追加が不要になり、最終的にはシステム全体のコストを削減できます。


FLASH メモリ・アクセス


ISP (イン・システム・プログラマビリティ)

アルテラ・シリアル・コンフィギュレーション・デバイスはすべて ISP に対応しています。この機能によりイン・システム・デザイン・アップデートが可能になるためデザインの柔軟性が向上し、製造プロセスが合理化されるためコストが削減されます。シリアル・コンフィギュレーション・デバイスの ISP 機能は、アルテラのアクティブ・シリアル・プログラミング・インタフェースによってサポートされています(図参照)。


ISP(イン・システム・プログラマビリティ)


基板面積を節約できるスモール・フォーム・ファクタ

デザインの総コストを考える上で重要な点は、基板面積です。 ソリューションのコストは、そのソリューションが消費する基板面積が増えるほど高まります。 アルテラのシリアル・コンフィギュレーション・デバイスは、 8 ピンおよび 16 ピン SOIC パッケージに封止されています。 8 ピン・パッケージが占める基板面積は、30 mm2 以下のため、1 つの SOPC ソリューション全体に要する基板面積は最も小さく抑えられます。全てのシリアル・コンフィギュレーション・デバイスが同一パッケージを使用しているため、バーティカル・マイグレーションがサポートされます。


その他 コンフィギュレーションデバイス

コンフィギュレーションデバイス


EPC エンハンスド・コンフィギュレーション ROM



 Macnica Online Service