生成されたコンフィギュレーション・データは、Quartus II ソフトウェアにより約半分以下に効率よく圧縮されます。図 1 に示されているように、圧縮されたデータは次にコンフィギュレーション・デバイスにダウンロードされ、そこで伸張エンジンによって復元されてからプログラマブル・ロジック・デバイス（PLD）に送られます。

図1

システムのダウンタイムを必要最小限に抑え、デザインをイン・システムで迅速に更新できることが求められています。このニーズに応えるのが、インテルのエンハンスド・コンフィギュレーション・デバイスのページ・モード機能です。この機能により、サイズが動的に変わるページを最大 8 ページまで保存することが可能になります。このページ・モード機能を使用して、図 2 に示されているように、1 個のコンフィギュレーション・デバイスに同じ PLD 用のコンフィギュレーションを複数保存しておけば、ページ・モード・ピンをアサートするだけでその PLD の機能を動的に切り換えることができるようになります。

図2

エンハンスド・コンフィギュレーション・デバイスでは、3 種類の方法で PLD をプログラミングすることができます。従来のシリアル・モード、最大 8 個の PLD を並列にプログラミングすることができる複数コンフィギュレーション・モード、それに新しい高速 8 ビット・パラレル・モードです。

インテルのシリアル・コンフィギュレーション・デバイスは、最大 64M ビットの フラッシュ・メモリを搭載しています。 フラッシュ・ メモリの未使用領域は、汎用メモリとして利用可能です。この汎用メモリに、Nios® または Nios II エンベデッド・プロセッサ を使用してアクセスすることができるため、シリアル・コンフィギュレーション・デバイスは フラッシュ・ メモリとコンフィギュレーション・デバイスを組み合わせた完全なソリューションになります 。

図３

このメモリはエンベデッド・プロセッサのブート・ローダ・プログラム用 ROM としても使用でき、これにより必要な基板スペースが削減され、オンボード・メモリ・モジュールの追加が不要になり、最終的にはシステム全体のコストを削減できます。

JTAG インタフェースを使用したISP(イン・システム・プログラマビリティ）機能に対応しますので、JTAG経由で簡単にコンフィギュレーションすることが可能です。
デザインを量産に移行する際に、書き換えのできない OTP （one-time programmable）コンフィギュレーション・デバイスを使用している場合には、これらのデバイスを取り外し、代わりにシステム・アップグレード用の新しいパーツを実装しなければなりません。 シリアル・コンフィギュレーション・デバイスは ISP 機能により、オンボード・プロセッサもしくは、ダウンロード・ケーブルのいずれかを用いて容易にシステム・アップグレードを行うことができるため、ダウンタイム (休止時間) とコストは激減します。

図４

図５

図６