FPGA/CPLD ホーム 製品・サービス デバイス Arria シリーズ 低消費電力で低コストな 6G トランシーバ内蔵 FPGA Arria II

低消費電力で低コストな 6G トランシーバ内蔵 FPGA Arria II

アルテラのArria® II FPGA は、6G トランシーバを利用するアプリケーション向けに高い機能を提供しながら、コストと消費電力を競合デバイスより大幅に削減しています。40nm の Arria II ファミリは、6.375-Gbps トランシーバを搭載する最小コストの FPGA、競合製品よりスタティック消費電力を最大 50 パーセント削減します。


Arria II デバイスファミリ には以下の 2 種類デバイスがあります。

Arria II GX

最大 16 チャネルの 6.375 Gbps トランシーバを搭載し、1.25 Gbps LVDS、400 MHz DD3 をサポートします。

Arria II GZ

最大 24チャネルの 6.375 Gbps トランシーバを搭載し、集積度、メモリ容量、デジタル信号処理(DSP)能力を Arria II GX より向上させています。



Arria II GX


表1. Arria II GX FPGA ファミリの概要
機能 2AGZ225 2AGZ300 2AGZ350
 最大トランシーバ数

 24

 24

 24

 アダプティブ・ロジック・モジュール(ALM)

 89,600

 119,200

 139,400

 等価 LE 数

 224,000

 298,000

 348,500

 PCI Express ハード IP ブロック数

 1

 1

 1

M9K メモリ・ブロック数 /容量(Mビット)

 1,235/11.1

 1,248/11.2

 1,248/11.2

M144K メモリ・ブロック数 /容量(Mビット)

 -

 24/3.4

 36/5.2

合計メモリ(M9K + M144K)(Mビット)

 11.1

 14.6

 16.4

 18 x 18 マルチプライヤ数

 700

 920

 1,040

 最大 PLL 数

 8

 8

 8

 最大1.25 Gbps LVDS

 86

 86

 86

 最大ユーザー I/O 数

 726

 726

 726



表2 Arria II GX FPGA パッケージの概要
デバイス H780
1.0mm(33 X 33)
F1152
1.0mm(35 X 35)
F1517
1.0mm(40 X 40)
 EP2AGZ225

 -

 550 (44, 16)

 726 (88, 24)

 EP2AGZ300

 268 (44 , 16)

 550 (44, 16)

 726 (88, 24)

 EP2AGZ350

 268 (44 , 16)

 550 (44, 16)

 726 (88, 24)


注:
1. 最新の情報はお問い合わせください。
2. ユーザー I/O 数、LVDS(Rx/Tx)数、トランシーバ数で表示されています。
3. すべてのデバイス/パッケージの組み合わせは -4、-5、および -6 のスピード・グレードで提供されています。


Arria II GZ


表3. Arria II GZ FPGA ファミリの概要
機能 EP2AGX45 EP2AGX65 EP2AGX95 EP2AGX125 EP2AGX190 EP2AGX260
 アダプティブ・ロジック・モジュール(ALM)

 18,050

 25,300

 37,470

 49,640

 76,120

 102,600

 等価 LE 数

 45,125

 63,250

 93,674

 124,100

 190,300

 256,500

 M9K メモリ・ブロック数 /容量(Mビット)

 319/2.9

 495/4.5

 612/5.5

 730/6.6

 840/7.6

 950/8.5

 合計メモリ(M9K + MLAB)(Mビット)

 3.4

 5.3

 6.7

 8.1

 9.9

 11.8

 18 x 18  マルチプライヤ数

 228

 312

 444

 576

 656

 736

 PLL 数

 4

 4

 6

 6

 6

 6

 最大トランシーバ数

 8

 8

 12

 12

 16

 16

 PCI Express ハード IP ブロック数

 1

 1

 1

 1

 1

 1

 最大ユーザー I/O 数

 352

 352

 440

 440

 600

 600



表4. Arria II GZ FPGA パッケージの概要:ユーザ I/O (LVDS、トランシーバ数)
デバイス U358
0.8 mm (17 x 17)
F572
1.0 mm (25 x 25)
F780
1.0 mm (29 x 29)
F1152
1.0 mm (35 x 35)
 EP2AGX45

 156, 33/32, 4

 252, 57/56, 8

 364, 85/84, 8

 -

 EP2AGX65

 156, 33/32, 4

 252, 57/56, 8

 364, 85/84, 8

 -

 EP2AGX95

 -

 252, 57/56, 8

 372, 85/84, 12

 452, 105/104, 12

 EP2AGX125

 -

 252, 57/56, 8

 372, 85/84, 12

 452, 105/104, 12

 EP2AGX190

 -

 -

 372, 85/84, 12

 612, 145/144, 16

 EP2AGX260

 -

 -

 372, 85/84, 12

 612, 145/144, 16


注:
1. 最新の情報はお問い合わせください。
2. ユーザー I/O 数、LVDS(Rx/Tx)数、トランシーバ数で表示されています。
3. 色は各パッケージ内でのピン・マイグレーションを示します。
4. すべてのデバイス/パッケージの組み合わせは -4、-5、および -6 のスピード・グレードで提供されています。


アルテラの Arria II GX 開発キット



下記の設計に最適

PCI Express 1.0(最大x8レーン)デザインの開発とテスト
DDR2/DDR3メモリを搭載するメモリ・サブシステムの開発とテスト
ギガビット・イーサネット、SDI、CPRI、OBSAI、SAS/SATA、Serial RapidIO® など、
   Arria II GXをサポートするその他のプロトコル・インタフェースを利用したデザインの開発とテスト。


特徴

EP2AGX125EF35 FPGA(1152ピン・ファインピッチBGAパッケージ)
ギガビット・イーサネット X1
HSMC拡張ポート X 1
128メガバイトの16ビットDDR3デバイス
1ギガバイトの64ビットDDR2 SODIMM


Macnica Online Service