アルテラ開発支援ツール(EDAツール)をご紹介します。

FPGA設計フローと開発支援ツール

アルテラ開発支援ツールの一覧

	開発 ツール名	用途	説明	メーカー
デバイス 設計	HDL Desinger Series	HDL 設計・ 検証環境	グラフィカルにデザインを確認、検証可能	Mentor Graphics
	Visual Elite
	Catapult C Synthesis	C/C++アルゴリズムベース 高位合成	ANSI C/C++から最適化されたRTLを自動生成することで、設計期間、検証期間を大幅に削減	Mentor Graphics
	Precision Synthesis	HDL合成	合成時間、パフォーマンス、リソース共に優れた結果が得られます	Calypto
	ModelSim PE/DE	HDL シミュレータ	ModelSimを使用することで大幅に検証時間を短縮することが可能	Mentor Graphics
	Questa	高機能 シミュレータ	シミュレーション技術をベースに、アサーションをはじめとする各種検証が可能	Mentor Graphics
基板設計	PADS	PCB設計	大規模なシステム設計にも対応するPCB設計環境を提供	Mentor Graphics
	HyperLynx SI	伝送線路解析	シグナル・インテグリティおよびEMIを考慮した伝送線路解析が可能	Mentor Graphics
	HyperLynx PI	電源プレーン解析	電源やグランドプレーンの構造とデカップリング・キャパシタの必要数、および位置を判断するツールです。	Mentor Graphics
	I/O Designer	FPGA の I/Oアサイン設計	FPGAのピン制約を考慮しながら、レイアウト情報を元に配線を最適化するためのピンの入れ替えを自動化	Mentor Graphics

各項目の詳細説明

1.仕様設計

・製品の仕様を検討します。

ReqTracer™

設計の上流でMicrosoft WordやExcelを含む複数のフォーマットで要求仕様を定義し，設計工程全体にわたってリンク、管理、追跡することで、その仕様に沿っているかなどを容易にチェックしたり、あらゆる段階でも簡単にレポート作成ができます

HDL Designer や ModelSim等との連結によりデザイン作成から検証結果までを要求仕様ベースで確認ができます。

2.アーキテクチャ開発

・要求仕様から ANSI C/C++等のC言語や UML(Unified Modeling Language)を使って設計・検証します。

・RTL と比べて C言語や UML は記述量が大幅に少なく、検証時間も短い特徴があります。

・リファレンス・ボードを使って 製品のキー技術の実現性を確認します。

・SW(ソフトウェア)で処理する部分とHW(ハードウェア)で処理する部分を切り分けます。

3.RTL設計

・高位合成を行わない場合は、マニュアルで RTL を作成します。

HDL Designer Series™

スプレッドシート、ブロック図、ステートマシン、真理値表、フローチャート等のエディタを使って簡単に RTL を生成できます。

ビジュアル化した設計データはテキストの RTL よりも分かりやすく 仕様変更が容易なので RTL の再利用はもちろん、絵や表を文書に貼り付けて仕様書の作成にも役立ちます。

RTL の構文を検証する(リント・チェック)機能はRTLの品質を向上させるのに有効で、各種のスタイルに沿ったかどうか検証するためのルール・セットスタイルをご用意しています。例えば 航空機向けLSI設計ガイドライン「DO-254」はHDLコーディング・スタイルを具体的に規定していませんが、HDL Designer では「DO-254」に沿ったHDLのコーディング・スタイルに沿ったかどうかチェックするためのルール・セットをご提供しています。

4.高位合成

・ANSI C/C++ 、 SystemC、UML などからRTL を自動生成します。

Catapult^®C Synthesis

ANSI C/C++ や SystemC で設計&検証したアルゴリズムから RTL を自動生成します。

人手で作成した RTL と比べて 規模や速度で遜色が無い RTL を生成できるので、既に多くの量産製品に採用されています。

国内はもちろん世界で最も親しまれている高位合成ツールです。

5.論理検証

・RTL と テストベンチ を使った論理シミュレーションで論理を検証します。

ModelSim^®

デバック機能が充実している論理シミュレータです。

アルテラ はもちろん 主要なFPGA のサポート担当者の多くが使用しているツールなので、トラブル発生時に問題点切り分け等の迅速なサポートが可能です。

特に ModelSim DEは、安価なのに検証期間を大幅に短くする アサーション・ベース検証、コードカバレッジ、エンハンスド・データフロー、波形比較等を標準で搭載しているのでお勧めの論理シミュレータです。

ModelSim DE の検証機能の詳細はコチラ

6.論理合成

・RTL から FPGA 用ネットリストを生成します。

Precision^®Synthesis

RTL から FPGA 用ネットリストを生成する論理合成ツールです。

Quartus II で思った通りの合成結果を得られない時は Precision Synthesis で合成すると良い結果が得られることがあります。

7.配置配線

・FPGAの配置配線(フィッティング)は、FPGAの最新で詳細な物理情報が必要なのでアルテラの Quartus II を使います。

8.タイミング検証やその他の検証

・アルテラのQuartus II に搭載された TimeQuest タイミング・アナライザで静的なタイミング検証を行います。

・論理とタイミングを同時に検証したり、テストベンチに依存する検証は ModelSim を使います。

0-In^®CDC

非同期検証（clock domain crossing check)ツールです。

クロック数が多くなってくると、各クロック間の非同期データの受け渡しでメタステーブル、リコンバージェンスによるグリッジやデータのずれが発生する可能性があります。
０-In CDCはネットリストからメタステーブルが起こりそうな箇所を抽出したり、メタステーブルが起きそうなパターンを自動発生させてメタスタビリティがクロック・ドメイン間で伝搬しないかどうかを検証します。

9.回路図作成

・基板設計用の回路図を作成します。

DxDesigner^®

回路図作成ツールです。

HyperLynx SI と I/F が取れるので、回路図の状態で伝送路解析などを行って、基板技術者へ適切な指示を与えることができます。
基板技術者と設計制約を共有することで、後戻りの少ない開発を行えます。

I/O Designer™

FPGA設計データから回路図用シンボルを自動で生成できます。

多ピンのデバイスに対応できるように 分割や階層シンボルも生成できます

10.基板レイアウト

・基板用のレイアウトを行います。

PADS^®Layout

機能と価格のバランスが良く 世界で最も親しまれている基板レイアウト ツールです。

HyperLynx との I/F を標準で持っているので、基板設計と解析をスムーズに行えます。

Expedition^®PCB

高性能な基板レイアウトツールです。

ストレスを感じさせない高速な処理、高速信号用の自動配線機能などが充実しています。

多層基板、高速信号、大規模な基板を扱う設計者にお勧めする基板レイアウト ツールです。

I/O Designer

基板のレイアウトとFPGAのピン制約を考慮しながら　FPGA周りの配線長が短くなるように自動的にFPGAのピンスワップを行います。

RTLから基板レイアウトまでのフロー中にFPGAのピン情報を監視します。

LP Wizard

基板用のライブラリを簡単に即座に生成し、文書の作成や管理を行うツールです。

マウスを1回クリックするだけで、コンポーネントの寸法から正確なランドパターンが自動生成され、同時にライブラリのパーツ、およびライブラリに関するドキュメントを作成できます。

全パーツが IPC-7351B準拠です。

11.SI/EMC/PI/熱 解析

・DDRやPCI Express のような高速な信号のシグナル・インテグリティが問題になっています。

・最新 FPGA のように電源電圧が １V以下になってくると、パワーインテグリティも問題になってきました。

・基板上の各デバイスが集積してきたので、基板上の熱をうまく分散させる設計が必要になります。

HyperLynx^®SI

シグナル・インテグリティなどの伝送路問題を簡単にすばやく解析できます。

HyperLynx PI

パワー・インテグリティ を簡単にすばやく解析できます。

HyperLynx Thermal

最小限のパラメータを用意するだけで、基板の熱を短時間に解析できます。

３Ｄ グラフィカル表示により、視覚的に基板の発熱状態を確認できます。

12.実機検証

・ソフトウェア、基板そして基板上のFPGAを使ったシステム検証を行います。

・このステージでFPGAの基本動作にバグが見つかる場合はFPGAの検証フローに問題がありますので 弊社までご相談ください。