アルティマ技術データベース


2019年5月10日 最新 FAQ(10件) New

デバイスに関する FAQ

SoC FPGA 1件

開発ソフトウェア に関する FAQ

Platform Designer 1件
コンフィギュレーション・プログラミング 1件
SoC EDS 2件
Nios® II EDS 1件
Intel®SDK for OpenCL 1件

IP に関する FAQ

トランシーバ 1件
PCI-Express 2件

最新 FAQ 一覧は “最新 FAQ” タブをクリック!


2019年5月6日 最新資料(1件) New

Quartus Prime ガイド - Design Space Explorer II の使い方 ver.18

2018年12月27日 最新資料(1件)

インテル MAX 10 FPGA On-Chip Flash を使用するときの注意点

2018年12月19日 最新資料(1件)

タイミング& インプリメンテーションデザイン・デバッグガイドライン

2018年11月28日 最新資料(1件)

VirtualBox と CentOS 6 による仮想マシン環境の構築
Nios II 向け各種 Flash コントローラの紹介
Nios II UART の活用術 DMA との結合でソフトウェア負荷軽減

2018年9月21日 最新資料(2件)

Nios II I2C スレーブの活用術 〜address stealing の使用方法〜
Nios II I2C マスターの活用術 〜Avalon-ST インターフェースによる通信〜

2018年9月14日 最新資料(1件)

HLS はじめてガイド - 簡易チュートリアル


おすすめ資料

Power & Thermal 関連 デザイン & デバッグガイドライン
PCI Express デザイン & デバッグガイドライン
External Memory Interface (EMIF) デザイン & デバッグガイドライン
トラブルシュータ Active Serial Configuration 編
はじめてみよう!Verilog-HDL <演習問題つき>
はじめてみよう!VHDL <演習問題つき>
2017年3月1日
Quartus Prime ガイド - Design Space Explorer II の使い方 ver.18 New
2018年11月19日
インテル MAX 10 FPGA On-Chip Flash を使用するときの注意点
2018年11月19日
タイミング& インプリメンテーションデザイン・デバッグガイドライン
2018年11月28日
VirtualBox と CentOS 6 による仮想マシン環境の構築
2018年11月28日
Nios II UART の活用術 DMA との結合でソフトウェア負荷軽減
2018年11月28日
Nios II 向け各種 Flash コントローラの紹介
2018年9月21日
Nios II I2C スレーブの活用術 〜address stealing の使用方法〜
2018年9月21日
Nios II I2C マスターの活用術 〜Avalon-ST インターフェースによる通信〜
2018年9月14日
HLS はじめてガイド - 簡易チュートリアル
2018年9月6日
Nios II HAL API を使用したソフトウェア・サンプル集 「Modular Scatter-Gather DMA Core」
2018年9月5日
Power & Thermal 関連 デザイン & デバッグガイドライン
2018年5月1日
Quartus Prime はじめてガイド - TimeQuest によるタイミング制約の方法
2018年2月26日
PCI Express デザイン & デバッグガイドライン
2017年12月5日
Nios II はじめてガイド - Nios II 簡易チュートリアル v17.0
2017年12月5日
Nios II はじめてガイド - Nios II 簡易シミュレーション v17.0
2017年3月6日
Quartus - サポート・デバイス・ファミリ 対応表 ver.17.1
2017年3月1日
Quartus - サポート Windows OS 対応表 ver.17.1
2017年7月7日
HDL Designer Series - 簡易チュートリアル 〜DesignChecker 編〜
2016年3月9日
External Memory Interface (EMIF) デザイン & デバッグガイドライン
2017年7月7日
HDL Designer Series - 簡易チュートリアル 〜グラフィカルビュー変換編〜
2017年8月10日
SoC はじめてガイド - HPS-FPGA 間のアクセス方法
2017年7月7日
HDL Designer Series - インストール手順
2017年3月6日
DSP Builder - アドバンスト・ブロックセットのデザイン例一覧 ver.16.0
2017年3月6日
HWLibを利用するベアメタルアプリケーションのサンプル v16.0
2016年10月24日
Quartus Prime ガイド - Qsys システム統合ツールの使い方 ver.16.0
2016年10月24日
Nios II はじめてガイド - Nios II SBT とBSP Editorオプション設定 v16.0
2016年10月24日
OpenCL 基礎演習(Atlas-SoC ボード編) v15.1
2016年9月15日
DSP Builder - アドバンスト・ブロックセットのデザイン例一覧 ver.13.1
2016年6月21日
SoCはじめてガイド - DS-5によるベアメタルアプリケーションデバッグ
2016年6月7日
ModelSim-Altera - RTL シミュレーションの方法
2016年6月7日
Quartus Prime - プログラミング・ファイルの生成と変換(Convert Programming Files) ver.15.1
2016年5月18日
はじめてみよう!Verilog-HDL <演習問題つき>
2016年5月18日
はじめてみよう!VHDL <演習問題つき>

2019年5月10日 最新 FAQ(10件) New

Q240: Cyclone® V SoC (Cortex-A9) の MMU 設定について、Cache 属性の設定として選択できる Inner / Outer の意味を教えてください。
Q66: Platform Desinger (旧 Qsys) と Platform Desinger 外部の接続にトランスレーター (translator) IP は使用可能ですか?
Q33: PCI-Express (PCIe) の Configuration via Protocol (CvP) の3つのモード「Initialization mode / update mode / Autonomous mode」について、100ms 以内の起動(PCIe 規格)を満たすための注意点はありますか?
Q76: Cyclone® V SoC を QSPI ブートの構成で Linux を使用しています。Kernel バージョンを最近のバージョン(4.14.73-ltsi)に変更したところ、Linux からの QSPI Flash へのRead アクセスが期待通りに動作しなくなりました。
Q77: Cyclone® V SoC にて QSPI ブートの構成で Linux を使用していますが、Watchdog Timer の Timeout 発生後の再起動時に以下のようなログが表示されます。原因を教えてください。
Q61: Nios® II Software Build Tools (SBT) for Eclipse にて、Build 後に Problems ウィンドウにはエラーが表示されていますが、console ウィンドウでは正常にコンパイルが終了しているメッセージが出力されています。どちらが正しいですか?
Q65: インテル® FPGA SDK for OpenCL™ を使用して OpenCL Kernel をコンパイルする際に Estimated Resource Usage Summary (-report オプション) を有効にした場合、Logic utilization が 100% を超えてもコンパイルが successfully になることはありますか?エラーにはならないのですか?
Q16: Arria® 10 で Native PHY を使用しています。Analog Parameter を変更したいのですが、IP の生成画面で変更できますか?
Q122: Arria® 10 デバイス同士を対向させ PCI-Express (PCIe) Root Port - Endpoint (Avalon-ST インターフェイスを使用) の設計をしています。Endpoint 側から、自身に設定されている Configuration 空間の情報を取得することは可能ですか?
Q123: Arria® 10 で PCI-Express (PCIe) with DMA IP を使用していますが、コンパイルでエラーが発生します。回避方法について教えてください。

Copyright 2017 MACNICA, Inc.