アルティマ技術データベース

2017年9月21日 最新 FAQ(12件) New

デバイスに関する FAQ

SoC FPGA 3件
Arria®10 FPGA 2件
MAX®10 FPGA 2件
Enpirion®1件

ツールに関する FAQ

TimeQuest 1件

IP に関する FAQ

External Memory Interface 1件
トランシーバ 1件
PCI-Express 1件

最新 FAQ 一覧は “最新 FAQ” タブをクリック!


2017年9月1日 最新資料(1件) New

HDL Designer Series - 簡易チュートリアル 〜グラフィカルビュー変換編〜

2017年8月10日 最新資料(1件) New

SoC はじめてガイド - HPS-FPGA 間のアクセス方法

2017年7月5日 最新資料(1件) New

HDL Designer Series - インストール手順

2016年8月5日 最新記事

トラブルシュータ Active Serial Configuration 編

2016年5月18日 最新資料(2件)

はじめてみよう!Verilog-HDL <演習問題つき>
はじめてみよう!VHDL <演習問題つき>

2017年7月7日
HDL Designer Series - 簡易チュートリアル 〜グラフィカルビュー変換編〜 New
2017年8月10日
SoC はじめてガイド - HPS-FPGA 間のアクセス方法
2017年7月7日
HDL Designer Series - インストール手順
2017年3月6日
Quartus - サポート・デバイス・ファミリ 対応表 ver.17.0
2017年3月1日
Quartus - サポート Windows OS 対応表 ver.17.0
2017年3月6日
DSP Builder - アドバンスト・ブロックセットのデザイン例一覧 ver.16.0
2017年3月6日
HWLibを利用するベアメタルアプリケーションのサンプル v16.0
2017年3月1日
Quartus Prime ガイド - Design Space Explorer II の使い方 ver.16
2016年10月24日
Quartus Prime ガイド - Qsys システム統合ツールの使い方 ver.16.0
2016年10月24日
Nios II はじめてガイド - Nios II SBT とBSP Editorオプション設定 v16.0
2016年10月24日
OpenCL 基礎演習(Atlas-SoC ボード編) v15.1
2016年9月15日
DSP Builder - アドバンスト・ブロックセットのデザイン例一覧 ver.13.1
2016年6月21日
SoCはじめてガイド - DS-5によるベアメタルアプリケーションデバッグ
2016年6月7日
Quartus - サポート・デバイス・ファミリ 対応表 ver.16.0
2016年6月7日
Quartus - サポート Windows OS 対応表 ver.16.0
2016年6月7日
ModelSim-Altera - RTL シミュレーションの方法
2016年6月7日
Quartus Prime - プログラミング・ファイルの生成と変換(Convert Programming Files) ver.15.1
2016年5月18日
はじめてみよう!Verilog-HDL <演習問題つき>
2016年5月18日
はじめてみよう!VHDL <演習問題つき>
2016年4月13日
Quartus Prime はじめてガイド - コンパイル・レポートの見方 v15.1
2016年4月13日
Quartus Prime はじめてガイド - デバイス・プログラミングの方法 v15.1
2016年3月9日
NCO MegaCoreファンクションのシミュレーション手順 ver.14
2016年3月9日
よく使用するピン・オプションの設定方法 v15.1
2016年3月9日
制約の方法(Assignment Editor) v15.1
2016年2月12日
Quartus Prime はじめてガイド - ピン・アサインの方法 v15.1
2016年2月12日
Quartus Prime はじめてガイド - デバイス・オプションの設定方法 v15.1

2017年9月21日 最新 FAQ(12件) New

Q186: FPGA 側から Hard Processor System (HPS) 側にのみリセットをかけることは可能ですか?
Q187: Hard Processor System (HPS) 側から内部で FPGA 側にリセットをかけることは可能ですか?
Q188: Arria® 10 SoC デバイスで HPS_CLK1 入力前に nPOR を解除しても問題ないですか?
Q42: 外付けの温度監視 IC (AD Converter) を接続した状態でも、内部 IP (Altera Temperature Sensor IP) による温度測定は可能ですか?
Q106: MAX 10 の JTAG 回路に TRST ピンはありますか?
Q104: MAX® 10 の On-Chip Flash にリコンフィグレーション用のバイナリデータを書き込みする際、MSB/LSB の反転は必要ですか?
Q105: MAX® 10 の On-Chip Flash IPへのアドレスについて、プログラミングを行う際はページ番号を指定するアドレスが必要ですか?
Q18: EN5322QI に温度ディレーティングはありますか?
Q17: Qsys で Altera Serial Flash Controller を使用してコンフィギュレーション・デバイス(EPCQ/EPCS)にアクセスしています。TimeQuest タイミング・アナライザでタイミング解析することはできますか?
Q105: Cyclone® V の Hard Memory Controller (HMC) を使用して DDR3 SDRAM と接続します。アドレス・ピンやデータ・ピンは、ビット・スワップに対応していますか?
Q4: Arria® 10 Transceiver User Guide の User Recalibration の項目にRecalibration の前にリセットの必要性について記載されていますが、リセットコントローラにいれるベースのリセット信号の入れるタイミング/仕様について教えてください。
Q102: Arria® 10 に複数の PCI Express (PCIe) を実装したいのですが、Autonomous Mode はすべてのハード IP で対応していますか?

Copyright © ALTIMA Corp.2012 All Rights Reserved.