アルティマ技術データベース

2018年9月21日
Nios II I2C スレーブの活用術 〜address stealing の使用方法〜 New
2018年9月21日
Nios II I2C マスターの活用術 〜Avalon-ST インターフェースによる通信〜 New
2018年9月14日
HLS はじめてガイド - 簡易チュートリアル New
2018年9月6日
Nios II HAL API を使用したソフトウェア・サンプル集 「Modular Scatter-Gather DMA Core」 New
2018年9月5日
Power & Thermal 関連 デザイン & デバッグガイドライン New
2018年5月1日
Quartus Prime はじめてガイド - TimeQuest によるタイミング制約の方法
2018年2月26日
PCI Express デザイン & デバッグガイドライン
2017年12月5日
Nios II はじめてガイド - Nios II 簡易チュートリアル v17.0
2017年12月5日
Nios II はじめてガイド - Nios II 簡易シミュレーション v17.0
2017年3月6日
Quartus - サポート・デバイス・ファミリ 対応表 ver.17.1
2017年3月1日
Quartus - サポート Windows OS 対応表 ver.17.1
2017年7月7日
HDL Designer Series - 簡易チュートリアル 〜DesignChecker 編〜
2016年3月9日
External Memory Interface (EMIF) デザイン & デバッグガイドライン
2017年7月7日
HDL Designer Series - 簡易チュートリアル 〜グラフィカルビュー変換編〜
2017年8月10日
SoC はじめてガイド - HPS-FPGA 間のアクセス方法
2017年7月7日
HDL Designer Series - インストール手順
2017年3月6日
DSP Builder - アドバンスト・ブロックセットのデザイン例一覧 ver.16.0
2017年3月6日
HWLibを利用するベアメタルアプリケーションのサンプル v16.0
2017年3月1日
Quartus Prime ガイド - Design Space Explorer II の使い方 ver.16
2016年10月24日
Quartus Prime ガイド - Qsys システム統合ツールの使い方 ver.16.0
2016年10月24日
Nios II はじめてガイド - Nios II SBT とBSP Editorオプション設定 v16.0
2016年10月24日
OpenCL 基礎演習(Atlas-SoC ボード編) v15.1
2016年9月15日
DSP Builder - アドバンスト・ブロックセットのデザイン例一覧 ver.13.1
2016年6月21日
SoCはじめてガイド - DS-5によるベアメタルアプリケーションデバッグ
2016年6月7日
Quartus - サポート・デバイス・ファミリ 対応表 ver.16.0
2016年6月7日
Quartus - サポート Windows OS 対応表 ver.16.0
2016年6月7日
ModelSim-Altera - RTL シミュレーションの方法
2016年6月7日
Quartus Prime - プログラミング・ファイルの生成と変換(Convert Programming Files) ver.15.1
2016年5月18日
はじめてみよう!Verilog-HDL <演習問題つき>
2016年5月18日
はじめてみよう!VHDL <演習問題つき>
2016年3月9日
NCO MegaCoreファンクションのシミュレーション手順 ver.14

2018年11月16日 最新 FAQ(12件) New

Q230: Arria® 10 SoC で Hard Processor System (HPS) をブートさせてから FPGA をコンフィギュレーションさせる場合の MSEL ピンと BSEL ピンの設定を教えてください。
Q231: Cyclone® V SoC のブートについて、FPGA 側のコンフィギュレーションを、Hard Processor System (HPS) 側とは独立して動作させる構成を選択した場合、FPGA のコンフィギュレーション完了と HPS のブートが非同期で動作しますが、FPGA 側がコンフィグ未完了の状態で HPS 側のブートが先に動作することにより問題が生じる事は無いでしょうか?
Q232: Cyclone® V SoC のブートで、起動失敗によるリトライが発生した場合どのような動作になりますか?
Q52: Arria® 10 の Fast POR と Standard POR の違いを教えてください。
Q17: Quartus® Prime の Programmer 以外のプログラミング手法を用いてプログラムされたコンフィギュレーション・デバイスからのコンフィギュレーションが失敗することがあります。なぜですか?
Q21: Arria® 10 デバイスで Configuration via Protocol (CvP) を実行していますが、Fail してしまいます。Quartus® Prime Standard Edition v17.1 Update1 を使用しています。
Q62: OpenCL カーネル中に記述する printf 文に使用制限はありますか?
Q23: DSP Block の使用状況はどのレポートを見れば確認できますか?
Q24: Arria® 10 で DSP block を使用するデザインでコンパイル時に下記 warning が発生します。対策を教えてください。Warning (16067), Warning (16069)
Q25: DSP Builder モデルが使用するの乗算器の数は使用するデータ幅で変わりますか?
Q26: DSP Builder や FIR Filter II IP でのデータ型はどう考えればよいですか?
Q27: DSP Builder や FIR Compier II で FIR フィルタを実装する場合の乗算器の数はどのように見積もればよいですか?

Copyright 2017 MACNICA, Inc.