FPGA/CPLD ホーム コラム 技術コラム 知って差がつく!FPGA ここだけの話

知って差がつく!FPGA ここだけの話

※:下記は、2016年に弊社のメルマガ会員様限定で公開したコラムです。最新情報は営業担当にお問い合わせください。

このコラムでは「意外と知られていないけど、知っていると差がつく FPGA の技術情報」をご紹介します。
FPGA初心者の方からベテランの方まで、幅広くご活用いただける内容ですので、ぜひ最後までお付き合いください。

消費電力編

【第 1 回】 低消費化のための3つの心得

【第 2 回】 クロック・ゲーティング(ゲーテッド・クロック)は効果ある?

【第 3 回】 これってリークパワー? いいえ、DCパワーです。

【第 4 回】 高精度パワーシミュレータが使われなかった理由

【第 5 回】 これが究極の低消費電力手法?

【第 6 回】 負荷容量(C)を低減する方法

【第 7 回】 信号振幅(Vs)と電源電圧(VCC)を低減する方法

【第 8 回】 動作周波数(F)とトグル率(N)を低減する方法

【第 9 回】 ショートサーキット電力を削減する方法

【第 10 回】 DC電力とリーク電力を低減する方法


検証編

【第 1 回】 設計品質を気にしている設計者にまず聞く事とは?

【第 2 回】 既に製品化したデザインにはお勧めしない検証手法

【第 3 回】 検証は様々な手法の重ね合わせ

【第 4 回】 ASICと比べてFPGAで多い不具合 - 非同期クロック

【第 5 回】 フォーマル検証とは…?